ST与米兰理工通过PFGA合作开发FASTER 3D图形应用系统

2015-01-13 17:04:50来源: 互联网
    中国,2015年1月13日 —— 横跨多重电子应用领域、全球领先的半导体供应商意法半导体(STMicroelectronics,简称ST;纽约证券交易所代码:STM)宣布对基于射线跟踪 (ray-tracing) 技术的实验性3D图形应用系统进行测试验证。该解决方案采用一颗与现场可编程门阵列 (FPGA, Field-Programmable Gate Array) 相连、基于ARM®处理器的测试芯片。FASTER 研发项目以“简化分析合成技术,实现有效配置”为目标,是意法半导体与米兰理工大学 (Politecnico di Milano) 的合作开发项目;Hellas研究技术基金会则是该项目的另一个合作方。欧盟第7框架计划 (European Union Seventh Framework Programme: FP7 IC T 287804) 为此项目提供部分研发资金。
 
    FPGA是拥有特殊功能的专用芯片,通过不同的设置或编程可改变其功能。这些产品可在运行过程中动态改变本身的功能,从一种电路变成另外一种电路。与各种嵌入式设计通用的中央处理单元 (CPU) 和图形处理单元 (GPU) 相比,可配置的 FPGA 硬件在单位空间、性能表现和成本效益方面更占优势。
 
    国际电气电子工程师协会 (IEEE,Institute of Electrical and Electronics Engineers) 资深会员、意法半导体技术总监Danilo Pau表示:“为了掌握市场增长机会,多媒体和智能相机市场需要更多具体附加价值的功能。与基于传统处理器的系统相比,基于可配置硬件的灵活低成本系统能够解决这个难题,更有效地满足市场需求。参考目前FASTER项目的开发成果,该技术有望提升单位硅面积和单位功耗的运算性能,同时为嵌入式系统带来更多新的功能。”
 
关于FASTER项目
 
    FP7 IC T 287804 FASTER 项目(Facilitating Analysis and Synthesis Technologies for Effective Reconfiguration;简化分析合成技术,实现有效配置)是一项由多国共同参与的研究项目,部分运作资金来自欧盟科学研究与技术发展第七框架计划 (FP7) 。该项目的企业合作伙伴包括Maxeler Technologies、意法半导体、Synelixis Solutions。科研学术机构包括查尔姆斯理工大学 (Chalmers University of Technology)、Hellas研究技术基金会、根特大学 (Ghent University)、伦敦帝国理工学院 (Imperial College London) 和米兰理工大学 (Politecnico di Milano)。该项目于2011年9月1日启动,至今已运作3年。

关键字:米兰  米兰理工  理工  通过

编辑:刘东丽 引用地址:http://www.eeworld.com.cn/news/2015/0113/article_37555.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
米兰
米兰理工
理工
通过

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved