NEC电子开发出40纳米DRAM混载系统LSI 混载工艺技术

2007-12-03 09:52:10来源: 电子工程世界

    ――预计2008年底将可推向市场

NEC电子近日完成了两种线宽40纳米的DRAM混载系统LSI工艺技术的开发,使用该工艺可以生产最大可集成256MbitDRAM的系统LSI。40nm工艺技术比新一代45nm半导体配线工艺更加微细,被称为45nm的下一代产品。此次,NEC电子推出的工艺中,一种为低工作功耗的“UX8GD”工艺,它可使逻辑部分的处理速度最快达到800MHz,同时保持低功耗;另一种为低漏电流的“UX8LD”工艺,它的功耗约为内嵌同等容量SRAM的1/3左右。

UX8GD和 UX8LD 是在线宽从55nm缩小至40nm的CMOS工艺技术的基础上结合了NEC电子原有的eDRAM混载工艺技术而成, 它成功地将DRAM的单元面积缩小到了0.06μm2,约为55nm工艺产品的1/2,因此在搭载同等容量的存储器时,芯片面积与55nm产品相比,最大能缩小50%,有效地降低了产品成本。另外,新技术不仅应用了在55nmDRAM混载LSI工艺“UX7LSeD”中所采用的铪(hafnium)极绝缘膜,还使用了镍硅化物(nickel-silicide)栅电极、做为DRAM电容器使用的锆氧化物(zirconium-oxide)高介电率(High-k)绝缘膜技术等技术,因此能够降低沟道部分的杂质浓度同时减少寄生阻抗,这有利于(1)减少漏极与衬底之间的漏电流并且长时间保持数据(2)减少晶体管性能偏差(3)实现逻辑/存储器部分高速化等,有助于用户更轻松的设计高性能设备。

此项技术的运用,有助于用户在设计数码相机、摄像机、游戏机等对低功耗、小型化,薄型化要求较高的数字AV设备以及手持设备时,能更轻松的增加功能。

近几年,在数字AV设备、便携式设备领域,为满足最终消费者需求而增加各种新功能的产品开发,已成为当务之急。然而,增加新功能会导致芯片面积增大,从而引发成本增加,功耗增大等问题,这已成为刻不容缓的一大课题。NEC电子从0.18微米(μm)产品时代就开始生产DRAM混载LSI产品。2004年又针对游戏机、通信设备等应用开始量产90nm工艺的DRAM混载LSI产品。2007年秋季NEC电子又推出使用55nm工艺开发出的DRAM混载LSI样品,并计划于2008年开始量产。新技术不仅在原有55nm工艺的基础上实现了低耗电化,而且通过将线宽减小至40nm,进行优化处理,同时兼顾了提高芯片集成度和降低功耗方面双重优势。

NEC电子计划2008年在NEC山形对应用了该技术的DRAM混载LSI产品进行量产。今后,为了进一步提高生产效率,NEC电子将会更积极的推进在该领域的研发工作。

关键字:漏电流  功耗  存储

编辑: 引用地址:http://www.eeworld.com.cn/newproducts/packing/200712/17117.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
漏电流
功耗
存储

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved