什么是 ASIC

2008-05-26 02:00:17来源: 与非网
提供规定的全套功能,通常是用于专门设备中的集成电路。

       按用户需要,面向特定用途而专门设计制作的集成电路。大量生产并标准化的通用集成电路一般不能满足全部用户的需要,研制新的电子系统常需各种具有特殊功能或特殊技术指标的集成电路。定制集成电路是解决这个问题的重要途径之一,是集成电路发展的一个重要方面。

  按制作方式可分为全定制集成电路和半定制集成电路。全定制集成电路是按照预期功能和技术指标而专门设计制成的集成电路,制造周期长、成本高 ,制成后不易修改 ,但性能比较理想 ,芯片面积小,集成度高。半定制集成电路制法很多,其中的门阵列法是先将标准电路单元如门电路加工成半成品(门阵列、门海等),然后按用户的技术要求进行设计,将芯片上的各标准电路单元连成各种功能电路,进而连成所要的大规模集成电路。采用此法,从预制的半成品母片出发,借助计算机辅助设计系统 ,只须完成一 、两块连线用的掩膜版再进行后工序加工,即可得到预期的电路 。 因此研制周期大大缩短 、成本降低、修改设计方便,宜于大批量生产。缺点是芯片面积利用率低,性能不如全定制集成电路。

ASIC的设计手段的演变过程
  IC的设计方法和手段经历了几十年的发展演变,从最初的全手工设计发展到现在先进的可以全自动实现的过程。这也是近几十年来科学技术,尤其是电子信息技术发展的结果。从设计手段演变的过程划分,设计手段经历了手工设计、计算机辅助设计(ICCAD)、电子设计自动化EDA、电子系统设计自动化ESDA以及用户现场可编程器阶段。集成电路制作在只有几百微米厚的原形硅片上,每个硅片可以容纳数百甚至成千上万个管芯。集成电路中的晶体管和连线视其复杂程度可以由许多层构成,目前最复杂的工艺大约由6层位于硅片内部的扩散层或离子注入层,以及6层位于硅片表面的连线层组成。就设计方法而言,设计集成电路的方法可以分为全定制、半定制和可编程IC设计三种方式。

全定制设计简述
  全定制ASIC是利用集成电路的最基本设计方法(不使用现有库单元),对集成电路中所有的元器件进行精工细作的设计方法。全定制设计可以实现最小面积,最佳布线布局、最优功耗速度积,得到最好的电特性。该方法尤其适宜于模拟电路,数模混合电路以及对速度、功耗、管芯面积、其它器件特性(如线性度、对称性、电流容量、耐压等)有特殊要求的场合;或者在没有现成元件库的场合。

特点:精工细作,设计要求高、周期长,设计成本昂贵。

  由于单元库和功能模块电路越加成熟,全定制设计的方法渐渐被半定制方法所取代。在现在的IC设计中,整个电路均采用全定制设计的现象越来越少。

全定制设计要求:
全定制设计要考虑工艺条件,根据电路的复杂和难度决定器件工艺类型、布线层数、材料参数、工艺方法、极限参数、成品率等因素。

  1. 需要经验和技巧,掌握各种设计规则和方法,一般由专业微电子IC设计人员完成;
  2. 常规设计可以借鉴以往的设计,部分器件需要根据电特性单独设计;
  3. 布局、布线、排版组合等均需要反覆斟酌调整,按最佳尺寸、最合理布局、最短连线、最便捷引脚等设计原则设计版图。
  4. 版图设计与工艺相关,要充分了解工艺规范,根据工艺参数和工艺要求合理设计版图和工艺。

半定制设计方法简述
  半定制设计方法又分成基于标准单元的设计方法和基于门阵列的设计方法。

  基于标准单元的设计方法是:将预先设计好的称为标准单元的逻辑单元,如与门,或门,多路开关,触发器等,按照某种特定的规则排列,与预先设计好的大型单元一起组成ASIC。基于标准单元的ASIC又称为CBIC(Cell based IC)。

  基于门阵列的设计方法是在预先制定的具有晶体管阵列的基片或母片上通过掩膜互连的方法完成专用集成电路设计。半定制主要适合于开发周期短,低开发成本、投资、风险小的小批量数字电路设计。

1.基于标准单元的设计方法

  该方法采用预先设计好的称为标准单元的逻辑单元,如门电路、多路开关、触发器、时钟发生器等,将它们按照某种特定的规则排列成阵列,做成半导体门阵列母片或基片,然后根据电路功能和要求用掩膜版将所需的逻辑单元连接成所需的专用集成电路。

  单元库中所有的标准单元均采用定制方法预先设计,如同搭积木或砌墙一样拼接起来,通常按照等高不等宽的原则排列,留出宽度可调的布线通道。

CBIC的主要优、缺点:

※ 用预先设计、预先测试、预定特性的标准单元库,省时、省钱、少风险地完成ASIC设计任务。 ※ 设计人员只需确定标准单元的布局以及CBIC中的互连。 ※ 标准单元可以置放于芯片的任何位置。 ※ 所有掩膜层是定制的; ※ 可内嵌定制的功能单元; ※ 制造周期较短,开发成本不是太高。 ※ 需要花钱购买或自己设计标准单元库; ※ 要花较多的时间进行掩膜层的互连设计。

2.基于门阵列的ASIC

  门阵列是将晶体管作为最小单元重复排列组成基本阵列,做成半导体门阵列母片或基片,然后根据电路功能和要求用掩膜版将所需的逻辑单元连接成所需的专用集成电路。用门阵列设计的ASIC中,只有上面几层用作晶体管互连的金属层由设计人员用全定制掩膜方法确定,这类门阵列称为掩膜式门阵列MGA(masked gate array)。门阵列中的逻辑单元称为宏单元,其中每个逻辑单元的基本单元版图相同,只有单元内以及单元之间的互连是定制的。客户设计人员可以从门阵列单元库中选择预先设计和预定特性逻辑单元或宏单元,进行定制的互连设计。门阵列主要适合于开发周期短,低开发成本的小批量数字电路设计。

可编程器件的ASIC设计

  可编程ASIC是专用集成电路发展的另一个有特色的分支,它主要利用可编程的集成电路如PROM,GAL,PLD,CPLD,FPGA等可编程电路或逻辑阵列编程,得到ASIC。其主要特点是直接提供软件设计编程,完成ASIC电路功能,不需要再通过集成电路工艺线加工。

  可编程器件的ASIC设计种类较多,可以适应不同的需求。其中的PLD和FPGA是用得比较普遍得可编程器件。适合于短开发周期,有一定复杂性和电路规模的数字电路设计。尤其适合于从事电子系统设计的工程人员利用EDA工具进行ASIC设计。

ASIC成本评述

  IC设计需要根据电路功能和性能要求,选择电路形式、器件结构、工艺方案和设计规则,尽量减小芯片面积、降低设计成本、缩短设计周期,最终设计出正确、合理的掩膜版图,通过制版和工艺流片得到所需的集成电路。

  从经济学的角度看,ASIC的设计要求是在尽可能短的设计周期内,以最低的设计成本获得成功的ASIC产品。但是,由于ASIC的设计方法不同,其设计成本也不同。

  全定制设计周期最长,设计成本贵,设计费用最高,适合于批量很大或者对产品成本不计较的场合。

  半定制的设计成本低于全定制,但高于可编程ASIC,适合于有较大批量的ASIC设计。

  用FPGA设计ASIC的设计成本最低,但芯片价格最高,适合于小批量ASIC产品。

  现在的大部分ASIC设计都是以半定制和FPGA形式完成的。半定制和FPGA可编程ASIC设计的元件成本比较:CBIC元件成本

编辑:吕海英 引用地址:http://www.eeworld.com.cn/newproducts/others/200805/article_17999.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved