Lattice半导体推出可编程、零延迟和单端通用缓冲ispClock5300S

2006-05-10 11:36:11来源: 互联网

Lattice半导体公司近日推出其系统内可编程、零延迟和单端通用缓冲器件家族的第一款器件ispClock5300S,该器件具有四种操作配置,支持实现多时钟分布网络

ispClock5300S器件具有三个5位片上输出计数器,使之能从一个参考时钟生成最多三个时钟频率。输出时钟频率范围高达267MHz。其高性能表现在:通用扇出缓冲器具有最大为100ps的引脚与引脚间时钟偏差,而与时钟斜度及频率无关;最大周期与周期间输出抖动小于70ps;周期抖动小于12ps(rms)。每一个时钟网络输出与参考输入之间的偏差可以通过插入156ps(超前或延迟)的延迟增量来进一步控制,从而补偿电路板时钟网络走线长度的差异。

通用扇出缓冲器支持各种单端逻辑标准,包括LVCMOS、LVTTL、HSTL和SSTL;而参考输入支持单端或差分输入。输入端和每一个输出的阻抗可以分别调整以匹配布线的阻抗。

作为第一款器件,12条输出线的ispClock5312S采用48引脚TQFP封装,包括商用(0°C to +70°C)和工业(-40°C to +85°C)两种温度级别的器件。

关键字:多时钟  分布  网络

编辑: 引用地址:http://www.eeworld.com.cn/newproducts/network/200605/3748.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
多时钟
分布
网络

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved