Altera率先在业界实现对新JEDEC DDR3 SDRAM标准的全面支持

2007-07-18 16:36:33来源: 电子工程世界

Stratix III FPGA降低了30%的系统功耗,是第一款也是唯一一款支持1.5V低功耗DDR3存储器的FPGA

2007年7月18号,北京——Altera公司(NASDAQ: ALTR)今天宣布,第一个在FPGA业界实现了对高性能DDR3存储器接口的全面支持。在最近通过的JESD79-3 JEDEC DDR3 SDRAM标准下,Altera Stratix III系列FPGA可以帮助设计人员充分发挥DDR3存储器的高性能和低功耗优势,这类存储器在通信、计算机和视频处理等多种应用中越来越关键。

这些应用处理大量的数据,需要对高性能存储器进行快速高效的访问。符合JESD79-3 JEDEC DDR3 SDRAM标准可满足DDR3存储器的1.5V低功耗电压供电要求,在下一代系统中,使系统功耗降低了30%,而性能更好,存储器容量更大,同时保持了对现有DDR应用的软件兼容性。

Stratix III FPGA支持直接嵌入到I/O单元中的读写均衡功能。这可以保证符合JEDEC写入均衡要求,校正到达FPGA的数据。DDR3 DRAM生产商Elpida、Micron、Qimonda、Samsung和Hynix都能够为今后的最终产品使用提供合格的各种速率和容量的DDR3存储器。

Altera亚太区市场总监梁乐观说:“通过了解客户今后的设计需求,并与JEDEC标准委员会密切协作,我们可以确保Stratix III FPGA具有符合DDR3的读写均衡功能。我们的客户将能够迅速发挥DDR3的性能优势。”

DDR3中使用的飞越(fly-by)终端提高了信号完整性,但是导致时钟和数据信号之间出现飞行时间斜移(flight time skew)。Altera针对高速工作提供交错DQ信号,从而补偿了斜移。

DDR3存储器满足了当今高级存储器应用对低功耗和高性能的需求。Stratix III FPGA 24个模块化I/O块上的1,104个用户I/O引脚均支持DDR3 SDRAM高速外部存储器接口,所有I/O块都有专用DQS逻辑,每个I/O含有31个嵌入式寄存器,可最大程度地发挥DDR3的性能。Stratix III器件支持最大时钟速率400 MHz、最大数据速率800 Mbps的DDR3。

Stratix III FPGA开发设计使用Quartus II设计软件7.1订购版,可在www.altera.com/download下载。Stratix III FPGA将于8月份开始发售。
DDR3 SDRAM标准包括特性、功能、直流和交流特征参数、封装以及球脚/信号分配等。该标准定义了x4、x8和x16 DDR3 SDRAM器件JEDEC兼容512 Mbits至8 Gbits的最小要求。JEDEC是半导体行业标准的领先开发者。可以从JEDEC网站www.jedec.org下载上个月公布的DDR3标准。

Altera简介

Altera的可编程解决方案帮助系统和半导体公司快速高效地实现创新,突出产品优势,赢得市场竞争。请访问www.altera.comwww.altera.com.cn,了解更详细的信息。

关键字:存储  视频  功耗  兼容

编辑: 引用地址:http://www.eeworld.com.cn/newproducts/fpgaandcpld/200707/14729.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
存储
视频
功耗
兼容

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved