Actel升级版本的Libero IDE为Fusion混合信号FPGA提供“智能化”功能

2006-07-11 13:24:06来源: 电子工程世界

增强的时序和功率分析功能提高设计的灵活性、效率和可靠性,

并同时增强性能和降低成本公司宣布推出集成设计环境的最新版本,具备崭新功能,可提升基於现场可编程门阵列设计的灵活性、效率和性能。具有强化的工具,提供全新的知识产权核生成功能,以支持可编程系统芯片产品。还同时为系列产品的设计人员,提供增强的时序和功率分析功能。

应用解决方案高级市务总监莊正一说:“随着越来越多的系统工程师转向能让这些设计人员全面发挥平台的功能,而不论是否使用系统级芯片、混合信号、分立或模拟设计环境。的承诺是要为客户提供能提升设计人员效率和器件性能的工具,新推出的具备崭新的功能,可以满足设计人员的设计需求之余,并同时降低成本和提高整个系统的可靠性。” 

智能化工具辅助设计
针对众多常用的
IP功能SmartGen工具会为用户带来设计自动化特性,让设计人员为以Fusion 为基础的设计导入现有的IP核及创制新的IP新功能包括采样序列生成器、采样序列生成器配置电路和图形化锁相环 (PLL) 配置器。此外,监控模块变化和相互关联的状态管理功能现可将所获得的信息直接传递给Libero让设计人员只需点击一下鼠标便可更新所有相关的模块。现在,
SmartGen更支持直接更新用以配置模拟系统构件非挥发性内存,因此能减少或消除冗长的综合迭代过程

时序分析工具提供基于业界标准的静态时序分析功能,包括公司的设计约束,以及新的图形化约束界面,因此使到向混合信号的过渡更加容易。另一项新增功能是时钟源滞后分析,容许对具抖动的时钟定义约束条件,协助设计人员分析在其操作环境中的时序。也能对内部和外部生成的时钟进行异步信号的恢复和移除时序的正确性检查。 SmartPower耗分析工具的增强功能用户行详细的功耗分析,因而有助于节省功耗、降低成本和提高设计的可靠性。SmartPower现在能分别生成网络、系统门I/ORAMFIFO以及时钟电路的功耗信息,又或根据部件类型逐个模块生成功耗信息该工具可因应所有已定义的电压进行电力分配检查和功耗比较此外,SmartPower还可根据启动率估计每个负载的定时和输出功率,使设计人员能更精确地计算出系统功耗。
供货

Actel Libero IDE 7.2
Platinum (白金) 版本可运行于WindowsUnix平台;升级的 Libero Gold () 版本则用于Windows平台。所有版本均提供一年期可更新的使用权证。要了解有关产品的价格详情,请与Actel联系。

关键字:集成  设计  FPGA

编辑: 引用地址:http://www.eeworld.com.cn/newproducts/fpgaandcpld/200607/4877.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
集成
设计
FPGA

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved