东芝为电路设计开发出新型紧凑模型

2008-06-23 01:29:49来源: 电子工程世界 梁朝斌 编译

  日本的东芝公司宣布已经为电路设计开发了一项新的紧凑模型,从而可以实现45纳米CMOS工艺中更高的门密度

  东芝称通过这项技术,45纳米CMOS的门密度可以提升到65纳米的2.6倍。

  东芝称其已经开发出一项技术,通过观察电路设计所依赖的因素,能够分别预测每个晶体管的性能。

  其新技术可以估算每个晶体管的特性参数并将之转化到电路设计中,结果就是:东芝得到了更高的门密度却没有增加设计中不稳定的可能。

  这项最新的技术是在6月18号的2008年 VLSL(超大规模集成电路)技术讨论大会上公布的。

关键字:紧凑  模型  门密度  纳米  晶体管  特性

编辑:汤宏琳 引用地址:http://www.eeworld.com.cn/newproducts/eda/200806/article_18095.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
紧凑
模型
门密度
纳米
晶体管
特性

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved