Cadence携手ARM提供多核与低功耗器件的参考方法学

2007-12-11 09:29:37来源: 电子工程世界 关键字:动态  综合  规则  电平

美国加州圣荷塞及英国剑桥2007年12月5日——Cadence与ARM 今天宣布推出两种由它们联合开发的新的实现参考方法学,一种用于ARM11(TM) MPCore(TM)多核处理器,另一种用于ARM1176JZF-S(TM)处理器的低功耗实现,后者集成了ARM Intelligent Energy Manager (IEM(TM))技术。

基于ARM1176JZF-S处理器的低功耗参考方法学提供了支持IEM技术所需的增强特性,并支持IEM技术采用的动态电压(Dynamic Voltage)和频率调节(Frequency Scaling (DVFS)硬件方法。IEM技术已被证明可减少超过60%的CPU能耗。

这些参考方法学包容通用功率格式(Common Power Format , CPF),可实现功耗域、功耗模式、电平转换和隔离规则的清楚详述,以使先进低功耗设计方法自动化。这些方法学充分利用了Cadence Low-Power Solution的许多产品,包括Cadence SoC Encounter(TM) RTL-to-GDSII系统,全局综合Encounter RTL Compiler,Encounter Conformal Low Power,及VoltageStorm电源线分析。

Cadence产品营销副总裁Mike McAweeney表示,“工程团队使用这些参考方法学有助于减少定制设计的流片时间,从而获得可观的上市时间和成本收益。”

这些参考方法学计划在2008年上半年发布这些新处理器时推出。

关键字:动态  综合  规则  电平

编辑: 引用地址:http://www.eeworld.com.cn/newproducts/eda/200712/17254.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Cadence改进企业验证产品提高工程师效率
下一篇:风河推出增强型ARINC 653 IMA专用平台

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
动态
综合
规则
电平

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved