Cadence联合IBM、三星和特许半导体联合推出65纳米参考流程

2007-04-25 16:57:36来源: 电子工程世界

  低功耗参考流程提高使用通用功率格式的65纳米系统级芯片的设计效率

加州圣荷塞,2007年4月23日

Cadence 设计系统公司(NASDAQ: CDNS),全球领先的电子设计创新公司,今日宣布基于65纳米通用功率格式(CPF)面向Common Platform 技术的参考流程即日上市。该参考流程是Cadence与Common Platform联盟之间长期合作的最新成果,该联盟的成员企业包括IBM、特许半导体制造和三星。

Cadence与Common Platform技术合作伙伴紧密合作,开发65纳米流程。它基于Cadence数字IC设计平台,包含Encounter Timing System和CPF,可加快低功耗系统级芯片(SoC)设计的上市时间。

“Cadence一直在与Common Platform技术制造商积极合作,开发这种参考流程,增强我们的65纳米设计相关产品阵容。”IBM全球工程解决方案半导体技术平台部门副总裁Steve Longoria说,“Common Platform技术成员公司与Cadence的工程师一起合作,提供使用ARM-Metro库和Cadence Encounter平台的65纳米参考流程。其合作成果是为设计师带来一种强大的解决方案,用高级低功耗技术解决各种问题,例如移动设备和其它消费应用设备的电池续航时间和省电能力。”

这种RTL-to-GDSII 参考流程建立于Cadence Encounter数字IC设计平台,能够实现更高的生产力,并提高芯片质量(QoS)。该流程强调临界低功耗设计挑战,从芯片打样到功率、时序和面积优化,面向无线、有线和消费应用设备。

“与Cadence合作是三星策略的重要部分,让整个设计链能够为我们的晶圆厂客户带来高级低功耗设计方法学。”三星ASIC及晶圆厂业务拓展、系统级LSI分部副总裁Ben Suh博士说,“这种低功耗参考流程面向65纳米LP工艺,能够为晶圆厂客户加快量产时间,为三星带来可用于生产的新设计。”

“我们意识到如今的客户需要有能够帮助他们解决功耗问题的解决方案,他们需要确保他们的解决方案有选择的余地。这一次,我们与Cadence和我们的Common Platform合作伙伴紧密合作,提供一个能够加快从设计到芯片成型的时间,同时通过与Common Platform的合作策略为客户带来选购的灵活性。”Chartered全球市场及平台合作部门副总裁Kevin Meyer说,“65纳米参考流程的推出,让Chartered的客户能够获得一种创新的低功耗设计解决方案。”

该流程为Encounter平台以及Cadence Logic Design Team Solution加入了多种创新技术,包括配备全局合成技术的Cadence Encounter RTL Complier、Cadence SoC Encounter RTL-to-GDSII系统、Cadence Encounter Test和Cadence Encounter Conformal Low-Power。其它Cadence组件包括VoltageStorm功率分析,以及Encounter时序系统,使用有效的电流源模型(ECSM)让设计师缩短低功耗消费应用设备的量产时间。ARM Metro 低功耗产品作为Artisan实体IP系列的一部分,也被应用到流程开发中。

“ARM与Cadence有着长期的合作关系,ARM Metro低功耗IP是面向Common Platform技术的参考流程的不可或缺的一部分。”ARM实体IP市场部副总裁Tom Lantzsch说,“与Common Platform技术伙伴和Cadence合作,提供制造灵活性,以及高级设计解决方案,为我们的共同客户加快上市时间。”

“我们与Common Platform领先企业们在在设计链上的合作,使得基于CPF的Cadence低功耗解决方案这样的新技术成为现实。”Cadence产业联盟部高级副总裁Jan Willis说,“这套65纳米低功耗参考流程提供了集成的方法学,使客户能够基于CPF和Common Platform技术提供量产化的低功耗产品。”

供货情况

本套面向成品率的65纳米低功耗设计参考流程即日推出,可通过发送邮件至common_platform_65LP@cadence.com索取。 本参考流程工具包包含了一份参考设计、文件和脚本用于运行该参考流程。

在线研讨会

2007年6月13日星期三太平洋标准时间下午4点,Cadence、Chartered、IBM和三星将会举办一场免费的在线研讨会,主题是在本参考流程中使用的高级低功耗设计技术。有关此次会议登记的详情,请访问:http://www.cadence.com/webinars/cdn_65nm_lowpower/index.aspx.

关于Cadence

Cadence公司(Nasdaq股票代码:CDNS)成就全球电子设计技术创新,并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务,来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。Cadence 2006年全球公司收入约15亿美元,现拥有员工约5200名,公司总部位于美国加州圣荷塞市,公司在世界各地均设有销售办事处、设计中心和研究设施,以服务于全球电子产业。

关于公司、产品及服务的更多信息,敬请浏览公司网站 www.cadence.com

关键字:功率  平台  制造  电池

编辑: 引用地址:http://www.eeworld.com.cn/newproducts/eda/200704/13344.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
功率
平台
制造
电池

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved