CADENCE推出高级时序签收分析系统 ENCOUNTER TIMING SYSTEM

2006-09-06 14:41:41来源: 互联网

因其卓越的时序调试、精确性、全流程集成性、高效率和签收()分析而赢得了业内领先企业的支持。加州圣荷塞,日-设计系统公司()今天进一步拓展了数字设计平台的功能,公布了。这套新系统为客户提供了面向时序、信号完整性和功耗的统一视图和单一来源从设计和物理实现,到最后的签收分析。它不仅满足了实现和签收分析的需要,前端设计团队还可以利用其全局时序调试功能,实现精确的根源分析和迅速的时序收敛,并且它还拥有着强大的图形用户界面。通过,数字设计师可以克服不断缩小的工艺节点带来的困难,缩短上市时间、提高效率,将和信号完整性分析应用到设计流程的各个方面,并降低总生产成本。具备了领先的信号完整性分析和悲观剔除技术的全部优点,具备了达到签收质量的时序、延迟计算、电源完整性等功能,并且与技术紧密联结,以在设计流程所有阶段得到全局、系统级的时序视图。其它功能包括关键路径模拟、追踪、电迁移分析、统计时序以及计算功耗优化及低功耗设计架构的能力。为了方便设计师识别和找到时序问题的来源,设计了强大的以图形为基础的时序调试功能,用于精确的根源分析和迅速的时序收敛。还支持第三方的格式,例如,并充分发挥了有效电流源模型()的性能,这是业内第一个、也是唯一一个开放的、经实际生产证明的高级延迟模型格式。其结果是前所未有的可用性、可预测性以及与实现和分析的相关性,并且它兼容业内通用的设计流程,非常易于采用。我们与一起合作,在我们的纳米级参考设计流程中验证了的信号完整性、静态和统计时序分析功能。台积电()的设计服务市场部高级主管说,如今设计师可以使用能在设计流程中具有一致性的高级时序,并同时解决时序、信号完整性和功耗的互相依赖问题。我们依靠时序引擎对我们最尖端的设计进行时序优化和最终签收。)的设计工程师说,是对我们的设计实现和签收流程的自然拓展,它的性能、贯穿流程的精确性,以及在时序和信号完整性签收方面卓越的可用性,让我们很自然地决定以其为标准。我们用过多种严格的基准,发现在我们的数百万门级设计中达到了最高的性能和精确性。半导体公司的设计经理说,我们很满意时序系统的易用性以及应用工程支持,它能够让我们进行迅速的转型和改进。时序系统非常适合我们的前端设计流程,加快了我们数字视频录像芯片的大批量上市时间。随着客户从纳米过渡到纳米设计方法,使设计实现和签收具有相同时序视图并非奢侈的要求,而是势在必行的事。存在电气效应、芯片可变性和设计敏感性情况下,这些技术节点上倾向于无法达到时序收敛,这就对设计工具和专家的智慧提出了前所未有的要求。从算法级和全局上管理这种复杂度只是挑战的一部分。提供时序调试工具,以使数字设计师能够在无穷可能性的海洋中迅速而直观地识别时序问题的精确来源是另一个问题。任何可行的时序解决方案都需要解决这两个方面的问题。       Cadence Encounter数字IC设计平台为90纳米及以下级别复杂和低功耗设计提供了完整的RTL设计和实现流程。”Cadence研发部副总裁戴伟进先生表示,“Encounter Timing System使我们在数字IC设计信号完整性解决方案的领导地位延伸至时序签收领域,是Cadence在尖端技术开发方面不断投入资源的直接成果。

编辑: 引用地址:http://www.eeworld.com.cn/newproducts/eda/200609/5854.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关:

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved