datasheet

Icbank半导体行业观察

文章数:9837 被阅读:28655370

账号入驻

晶圆级芯片集成的一个新思路

2019-02-13
    阅读数:

来源:内容由公众号半导体行业观察(ID:icbank)翻译自thenextplatform,谢谢。


从整个硅晶圆上构建处理器似乎是一个奇怪的想法,但一项新的研究表明,这种晶圆级芯片的表现比同等的多芯片模块MCM高出一个数量级,同时提供更好的能效。


晶圆级集成(英文:waferscale integration,简称:WSI)的概念相当简单:不是制造一个装满芯片的晶圆,而是将它们分开,然后将它们连接在一起,放在多芯片模块或封装的印刷电路板(PCB)上,晶圆它本身可以作为“超级芯片”的基板,然后将各个元件连接在一起就位。从理论上讲,这应该可以降低成本(消除单个芯片的封装)并提高性能(通过接近组件可以实现更快的数据速率)。


WSI还可以构建更高集成度的设备。在一个封装中,90%或更多的空间用于non-die组件。据英特尔称,芯片到芯片通信的I / O电路已占据某些处理器面积的25%以上。使用晶圆级器件,互连则会占不到10%的面积。


制造晶圆级芯片的想法已经存在了一段时间。其中一个最引人注目的尝试是在1980年,当时Gene Amdahl试图构建一个大型机晶圆级计算机芯片,作为他新成立的创业公司Trilogy Systems的基础。与20世纪70年代和80年代WSI的其他尝试一样,Amdahl的努力失败主要是因为当时的半导体制造良率不足以产生必要数量的可用晶圆。


但自那时之后,芯片制造业已经取得了显着进步,并且出现了新的技术,这就为WSI提供了一些有趣的可能性。特别是现在可以把高良率的处理器die,存储器模块(包括三维DRAM叠层),甚至外围设备结合到晶圆上,并使用一个新的晶圆级互连技术(被称为硅连接它们互连结构或Si-IF)连接,研究人员指出。


今天讨论这项研究是由一队来自UCLA和UICU的研究人员进行的,他们在一篇题为Architecting Waferscale Processors – A GPU Case Study的论文里讲述了相关的研究


据介绍,即使不如片上连接优秀,但与封装级别互联相比,UCLA开发的Si-IF技术提供了相当好的带宽,延迟和能效比封装级互连效率。Si-IF基础材料与铜柱I / O引脚和管芯间链路集成,用作晶圆的高性能数据管道。实质上,Si-IF用硅衬底代替PCB,并允许dies直接打线到晶圆上。



目前有商用多芯片互连,即TSMC的基板上晶圆芯片(CoWoS)和英特尔的嵌入式多芯片互连桥接(EMIB),但据研究人员称,这些技术的可扩展性有限。目前最大的CoWoS设备配备单GPU和四个内存堆栈,而EMIB技术只能连接大约5到10个芯片。


为了证明技术的可行性,这些研究人员构建了一个100mm的原型晶圆,其中10个4mm 2裸片与Si-IF衬底相连,并与40,000个铜I / O引脚相连。在测试die上的电气连接时,他们确定所有支柱引脚和die间链路按预期工作。研究人员写道:“我们观察到的这种原型的高良率,再加上之前报道的,在Si-IF上给die打线的高良率,这就证明了制造晶圆级系统的技术已经准备就绪了。” 请记住,这里的die是单独“预制”的。它们没有直接在晶圆上蚀刻。


该研究的其余部分涉及将“假设的”晶圆级GPU与各种配置的单芯片和多芯片GPU(在这种情况下,每个封装内有四个GPU模块)进行比较。研究人员选择GPU作为其案例研究的基础,因为在它们上运行的应用程序本质上往往是高度并行的,因此这是一个展示多芯片集成的优势的最好架构。为了测量应用程序性能,研究人员选择了七种不同的基准测试,包括物理模拟,机器学习,线性代数,医学成像,图形着色和社交媒体。


与扩展的40-MCM配置(十个四GPU的封装)相比,40-GPU晶圆的平均运行速度提高了5.2倍,最高为18.9倍。24-GPU晶圆的性能也(六块四GPU的封装)平均超过2.3倍,最高为10.9倍。与MCM配置中的板载网络相比,研究人员将加速归因于Si-IF更高的数据带宽。


同样,基于能量延迟功率(EDP)度量,与MCM对应物相比,假设的GPU芯片表现出更好的运行基准的能量分布。根据模拟,24-GPU和40-GPU晶圆的能效分别为9.3倍和22.5倍。研究人员认为,在晶圆级硬件上可以获得更好的结果,大大缩短了执行时间,并提高了晶圆级通信的能效。


他们设计的晶圆级GPU以相对适中的时钟速度运行:24-GPU版本为575 MHz,40-GPU版本为408 MHz。如果可以使用更高的频率,研究人员声称它们的性能优势也会增加,尽管是适度的:1 GHz 24-GPU晶圆的性能将超过规模扩大的24-MCM,增幅为7%。


WSI的一个关键优势只是在论文中提到,对于软件而言,每个多GPU晶圆和单个超大尺寸GPU都一样的。即使性能和能源优势不大,但程序员生产力的提高也可能使这项技术对开发人员极具吸引力。


WSI是否能够从大学实验室中脱颖而出还有待观察。商业可行性通常也是一件棘手的事情,即使技术似乎已经准备好进行产品化,但相信还有一段路要走。


*点击文末阅读原文,可阅读英文原文。




*本文由 公众号 半导体行业观察(ID:icbank)原创。如需转载请加微信号:icbank_kf01,或在公众号后台回复关键词“转载”,谢谢。


今天是《半导体行业观察》为您分享的第1856期内容,欢迎关注。

推荐阅读

并购|财报|CES|开源|射频|5G|氮化镓|展会|老兵戴辉

回复 投稿,看《如何成为“半导体行业观察”的一员 》

回复 搜索,还能轻松找到其他你感兴趣的文章!

关于摩尔精英

摩尔精英是领先的芯片设计加速器,愿景“让中国没有难做的芯片”,业务包括“芯片设计服务、供应链管理、人才服务、企业服务”,客户覆盖1500家芯片公司和50万工程师。我们致力于提供ASIC设计和Turnkey解决方案,从Spec/FPGA/算法到芯片交付,包括:芯片架构规划、IP选型、前端设计、DFT、验证、物理设计、版图、流片、封装和测试服务等。 自2012年以来,我们的团队一直专注于积累技术能力,帮助客户实现最优芯片性能,并支持Turnkey、NRE、专业咨询和驻场等灵活服务模式。 摩尔精英目前全球员工230人,总部位于上海,在北京、深圳、合肥、重庆、苏州、广州、成都、西安、南京、厦门、新竹和硅谷等地有分支机构。



点击这里,阅读英文原文

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: TI培训

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved