系统时钟源的比较及高性能PLL的趋势

2008-01-29 16:01:06来源: 电子工程世界

  在所有电子系统中,时钟相当于心脏,时钟的性能和稳定性直接决定着整个系统的性能。典型的系统时序时钟信号的产生和分配包含多种功能,如振荡器源、转换至标准逻辑电平的部件以及时钟分配网络。这些功能可以由元器件芯片组或高度集成的单封装来完成,如图1所示。

  系统时钟源需要可靠、精确的时序参考,通常所用的就是晶体。本文将比较两种主要的时钟源——晶体振荡器(XO,简称晶振)模块和锁相环(PLL)合成器,并探讨高性能PLL的发展趋势。
 

图1:安森美半导体提供的完整时钟解决方案。

  常见的系统时钟源

  现今非常复杂的系统设计可能需要分配多个逻辑标准和多个频率的时钟信号副本。某些板子也可能需要在几个要求零延迟缓存和沿(上升下降沿斜率)调整缓存的元件之间有精确的沿和同步特性。时钟的多个副本可能需要一个扇出缓存用于多路输出分配。时钟的倍频器可能需要一个PLL合成器。所有这些要求可以结合在一个有挑战性的时钟树型设计中。

  对于晶振模块和PLL合成器这两种主要的系统时钟源而言,它们各有其优劣势。典型的系统晶振时钟源通常使用的是石英晶体谐振器,尽管这种分立的双器件解决方案(由单独的晶体和IC组成)是可被替代的。为使振荡器工作,石英晶体必须处于动态信号环路中,由增益放大反向器补偿晶振损耗、调节相位偏移并匹配阻抗。增益放大器也必须驱动信号到标准逻辑输出电平的转换,以便系统时钟分配网络使用,且最终由时钟接收器使用。 图2显示的是典型的晶体振荡器时钟的结构示意图。
 

图2:典型的晶体振荡器时钟。

  从工作原理上讲,石英晶体振荡器是利用石英晶体(二氧化硅的结晶体)的压电效应制成的一种谐振器件。若在石英晶体的两个电极上加一电场,晶片就会产生机械变形。反之,若在晶片的两 侧施加机械压力,则在晶片相应的方向上将产生电场,这种物理现象称为压电效应。如果在晶片的两极上加交变电压,晶片就会产生机械振动,同时晶片的机械振动又会产生交变电场。在一般情况下,晶片机械振动的振幅和交变电场的振幅非常微小,但当外加交变电压的频率为某一特定值时,振幅明显加大,比其他频率下的振 幅大得多,这种现象称为压电谐振。

  晶体振荡器的频率精确性(针对特定数据表目标)一般表示以+/-PPM(每百万零件)范围偏差的均值。更精确的晶体振荡器可能更昂贵,如更高频晶体振荡器。单独的频率精确度特性由有效位数和不确定性偏差范围、单位以PPM表示。有各种精确性和精度不同的晶体振荡器模块。晶体振荡器的边缘抖动或相位噪声是精确性和精度的独立参数。晶体振荡器时钟模块总时钟抖动的单位是皮秒(ps),而相位噪声仅当规定超过边带频率范围时有效。

  对于晶体振荡器时钟而言,它通常局限在一个频率工作,而且经常只有一个单端逻辑输出引脚或一个差分输出对。振荡工作可能在晶振基本模式或谐振超调模式中进行。

  晶体振荡器时钟的优点包括结构简单和噪声低,以及可为客户提供精确的定制频率等方面;但另一方面,它的缺点也比较明显,例如其频率仅由晶体决定,通常是特定晶体被制成客户所需的振荡器,导到生产成本高、交货周期较长,不利于客户加快产品上市时间,而且难以获得非标准的频率。此外,晶体振荡器也存在着可靠性等方面的问题。在这种情况下,许多客户多年来都在寻找着适合的晶体振荡器的替代方案。

  与晶体振荡器相比,PLL合成器是一种更为复杂的系统时钟源。其中,单从PLL来讲,它通常由相频检测器(PFD)、电荷泵、低通滤波器 (LPF)和压控振荡器(VCO)等组成。而通用的PLL合成器时钟产生器一般需要外部晶体以及放大反向器,并再通过完全集成的PLL和逻辑电路来完成。PLL合成器还可以实现其它更高的功能和特性,如晶体频率倍频、输出相位校准、多个输出副本和对输出进行分频等。图3显示 的是典型PLL合成器的结构示意图。
 

图3:典型的PLL合成器时钟结构示意图。

  对于PLL合成器来说,先进的芯片电路集成让PLL合成器提供宽泛的扇出功能,用于时钟信号副本的分配。如PLL合成器能提供20个差分输出对,或运行到40个单端时钟接收器。可选扇出使能功能, 并可结合倍频或分频,得到独立封装中广泛输出的灵活性。

  PLL合成器相对于晶振模块的替代优势

  对于相同的时钟应用而言,PLL合成器时钟可使用较为廉价的低频晶体,这种晶体能够工作在比晶振模块更低的谐波频率。通常频率越高的晶体的价格也越贵,并且可能需要更长的交货周期。

  此外,采用单个PLL合成器IC即可替代系统中的多个晶振模块,这就无需扇出缓冲器或转换器,从而带来稳固的成本降低。相对于晶振模块,PLL合成器能够提供多个逻辑系列输出等级、优化扇出板面积,并凭借使用更少的机械元件而提供了系统的可靠性。

  总的来看,在系统设计中采用PLL合成器,能够获得具有竞争力的相位噪声和稳定性能,具有更宽的频率输出范围和更高的设计灵活性,能够减少所用元器件数量,从而减少物料清单(BOM),降低系统总成本,并缩短产品的交货周期。

  拥有竞争优势的时钟产生和时钟分配解决方案

  在时序产品市场,安森美半导体拥有宽广的产品线,并持续进行技术创新和产品阵容拓展。以时钟分配器件为例,安森美半导体的产品包括ECLinPSTM、ECLinPS MAXTM和GigaCommTM等系列。安森美半导体是射极耦合逻辑(ECL)产品的的市场和性能领先者,不仅历史最为悠久(历经超过25年的发展),并且拥有最大的ECL产品阵容,超过竞争对手3倍。此外,安森美半导体拥有极佳的工艺技术,并拥有业界领先的测试和评估方法,保证了产品的质量和可靠性。安森美半导体更持续进行产品创新和性能提升。

  例如,安森美半导体近期针对计算机、数据存储、网络和消费应用中的差分时钟HCSL输出提供新的时钟分配器件—— NB4N121K 和 NB4N111K。这两款器件适合100、133、166、200、266、333 和400 MHz等典型频率,为内存模块 (FBDIMM)频率应用。这两款器件采用先进CMOS 工艺技术制造,性能远超竞争产品——产生仅 0.3 皮秒 (ps) 的相加相位抖动和不足100 ps的输出至输出skew。(每个差分对的最大传输延迟变异Δtpd为100 ps。)竞争性器件的典型抖动超过 1 ps时,Skew远高于 100 ps。因此,安森美半导体最新的 ECLinPS™ 器件为系统设计人员提供更多的设计余量。两款器件的时钟输入引脚还内部整合了 50 欧姆 (Ω) 的片内端接 (ODT) ,减少元件数量和简化电路板布线。

  而在时钟产生器件方面,安森美半导体的PureEdgeTM产品系列被证明是业内现有最佳的基于锁相环(PLL)且具有低相位噪声的时钟产生技术。安森美半导体新的PureEdgeTM亚皮秒均方根(RMS)抖动PLL时钟采用5 mm × 7 mm模块配置,与晶体振荡器和压控晶体振荡器引脚兼容,不仅可作为昂贵的晶体振荡器的替代解决方案,且比竞争对手的PLL产品具有更佳的性能和成本。从表1中可以看出安森美半导体的PLL合成器(晶体+PLL)在相位抖动性能上比晶振及同类的竞争器件拥有明显的优势。
 

表1:不同竞争器件的抖动性能比较

  高性能PLL的发展趋势

  如上所述,PLL合成器与传统的晶体振荡器相比拥有多种优势。接下来,我们将结合安森美半导体近期推出的几款高性能PLL时钟器件,探讨高性能PLL的发展趋势。

  这其中很重要的趋势就是扩展的频率范围和更低的抖动噪声,可作为晶体振荡器的替代模块。例如,安森美半导体推出的NBXDBA012、NBXDBA014和NXTBA015LN1TAG等几款时钟模块均具有扩展的频率范围和极低的相位抖动。例如,NBXDBA012是一款设计用于满足当今3.3 V低压正射极耦合逻辑(LVPECL)时钟产生应用的双频率晶体振荡器。这器件使用了高Q基本晶体和PLL时钟乘法器,能够提供可供选择的106.25 MHz或212.5 MHz频率,并能提供超低抖动和相位噪声的LVPECL差分输出。它在12 kHz到20 MHz频率的抖动和相位抖动仅为0.4 ps,适合1X和2X光纤信道(Fiber Channel)以及主总线适配器应用。NBXDBA014的一些重要参数与NBXDBA012相同,只是它所提供的2个可供选择的频率分别为62.5 MHz和125 MHz。与NBXDBA012、NBXDBA014不同,NXTBA015LN1TAG是一款200/206 MHz PECL时钟模块,它的一项重要特性是具有可选择的5%输出频率变化,允许方便地调整系统时序裕量。它在200 MHz的均方根(RMS)相位抖动也为极低的0.4 ps。

  在替代同样属于硅器件的竞争性产品方面,PLL时钟器件也在往更高性能发展。例如,安森美半导体的NB3N3001和NB3N3011这两款适合光纤信道和串行ATA(SATA)应用的高性能PLL时钟产生器带来优于竞争产品50%的相位抖动。其中,NB3N3001可产生106.25 MHz和212.5 MHz频率,而NB3N3011可产生100 MHz和106.25 MHz频率。这两款器件具是备LVPECL差动输出的3.3 V时钟产生器,采用先进CMOS工艺,在相位噪声上的表现大幅超越竞争产品,可以媲美昂贵的表面声波(SAW) 晶振器。其中,NB3N3001仅0.3 ps的相位抖动比起竞争产品的0.7 ps具有重要优势,为系统设计工程师宝贵的时序成本预算保留了更充裕的空间。这两款器件的引脚排列与功能相同的竞争产品ICS843001与ICS843011完全兼容,可以直接替代代,从而为客户带来具备更佳性能和成本的另一选择。
 

图4:NB3N3001的简化逻辑结构示意图。

  此外,在HCSL时钟产生器方面,安森美半导体提供具有4种可供选择频率的高性能PLL器件,如NB3N3002和NB3N5573。这两款器件能够提供的输出频率均为25/100/125/200 MHz,并都支持PCI Express (PCIe)和以太网要求。NB3N3002提供低于1 ps的相位抖动,而NB3N5573 与功能相竞争的器件ICS557-03引脚兼容,能够替代这器件。在没有采用扩频功能下,NB3N5573提供更佳的抖动性能,使其在不需要同步状态信息 (SSM)下更发挥价值。

  而在晶体至HCSL/LVPECL时钟产生器方面,安森美半导体的NB3N3003和NB3N3004也都提供四种可供选择的频率,分别是100/133/166/200 MHz 和200/266/333/400 MHz。这两款器件都可HCSL/LVPECL差分输出,支持PCI Express和以太网要求,并支持扩频(-0.5, -1.0, -1.5% @32 KHz)。

  除了上述应用的高性能PLL时钟器件,安森美半导体还率先提供能在-45℃至85℃全工业温度范围操作的可编程PLL合成时钟NB124XX/A。该系列是多用途合成时钟源,它的内部VCO工作在200至400 MHz (12429)或400至800 MHz (12430/12439)的频率范围。通过无论是串行或是并行配置,VCO频率能够被设定和分频,以提供PECL输出所需的精细频率间隔度。PLL环路滤波器已经完全集成,所以无需外部元件。它的应用市场包括服务器、网络以及通用应用。

  除了NB124XX/A这种支持全工业温度范围的PLL合成时钟,安森美半导体还推出一种可配置多协议时钟产生器,它支持的协议包括1/8光纤信道、1/4光纤信道、HDTV、PCIe、OC3-OC48和XAUI等很多种协议,非常适合于多业务接入平台和多速率时钟和数据恢复单元(CDR)应用。

  此外,针对手机、个人数字助理(PDA)等应用对时钟器件在低功率、小封装和更低电磁干扰(EMI)等方面的要求,安森美半导体也提供相应的极低功率专用扩频时钟产生器,包括NB2XXXA系列的多款器件。这些器件具有专有的全数字调制技术,其EMI降低多达14 dBm,采用极小的3 mm × 3 mm 6引脚TSOP封装,其共用占位面积允许在调制和扩频方面进行变更,而不会导致布线改变。这系列器件适合于手机、PDA和打印机等应用。

  总结

  本文分析了晶振模块和PLL合成器这两种主要的系统时钟源的特点,并重点阐述了PLL合成器相对于晶振模块的替代优势。此外,本文还结合安森美半导体新近推出的多款PLL时钟器件,探讨了高性能PLL的发展趋势,如扩展的频率范围、更低的相位噪声,以及适合特定应用的更宽的工作温度范围、可配置的多协议支持和更低的功率、更小的封装和更低的EMI。

关键字:振荡  锁相环  PLL  同步  缓存  倍频  动态

编辑:汤宏琳 引用地址:http://www.eeworld.com.cn/mndz/qtjs/200801/article_118.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
振荡
锁相环
PLL
同步
缓存
倍频
动态

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved