由与非门构成的555定时器触发锁存电路

2006-12-28 13:45:52来源: 电子系统设计
当工作在单稳态时,包括NE/SE555在内的商用集成定时器的应用有很多限制。这是因为它们不能在任一种触发脉冲条件下都可正常工作。只要输入脉冲小于设定时间周期,这些定时器就能很好工作并产生准确输出。但当输入脉冲大于定时器周期时,输出脉冲宽度就取决于输入脉冲延迟。因为某些实际应用要求定时器产生与触发输入无关的精确输出脉冲,所以定时器这种输出与输入相关的特性并满足需要。

可采用图中电路保证定时器在所有触发脉冲条件下都能正常工作。它利用逻辑器件固有的建立延迟,为555定时器提供输入触发锁存功能。对任何宽度大于10ns的输入脉冲来说,它确保定时器仅被触发一次。

该电路包括一个由与非门U1a到U1c组成的分立D型触发器。LS系列门的建立延迟约为10ns。在不考虑连接延迟的情况下,D型触发器的建立时间约为28ns。U1d利用该延迟产生单一的宽度为10到28 ns的下降沿脉冲。该脉冲对触发一次555定时器来说足够长。这样,这种方法保证同一个输入脉冲仅触发定时器一次。

请注意:该电路仅在触发输入的上升沿工作。如要求该电路提供下降沿触发,则要在触发输入端加一个反相器。

该触发锁存电路在需要将长脉冲转换为固定脉宽短脉冲的应用中有用武之地。将555定时器的输出与该电路配合使用,还能用于单刀单掷开关阵列的反跳电路。虽然该电路最初是为NE/SE555定时器设计的,它也能同工作于TTL电平的其它定时器一起使用。另外,如果用CMOS(CD4011)电路替代功能相同的TTL集成电路,该电路也能同CMOS定时器一起使用。

关键字:脉冲  输入  周期  延迟

编辑: 引用地址:http://www.eeworld.com.cn/mndz/qtjs/200612/584.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
脉冲
输入
周期
延迟

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved