Mentor Graphics 提供对 TSMC 集成扇出型封装技术的支持

2016-03-15 17:40:43来源: EEWORLD
WILSONVILLE, Ore., 2016年3月15日— Mentor Graphics公司(纳斯达克代码:MENT)今天发布了一款结合设计、版图布局和验证的解决方案,为TSMC集成扇出型 (InFO) 晶圆级封装技术的设计应用提供支持。该解决方案包含 Calibre® nmDRC 物理验证产品、Calibre RVE™ 结果查看平台和Xpedition® Package Integrator 流程。它让共同客户能够将TSMC InFO技术独特的扇出层级结构和互连运用于如移动﹑消费类等对成本敏感的产品中。
 
现今高阶的单芯片系统 (SoC) 技术和封装要求之间的相互影响推动了 IC 和封装设计环境之间协同验证的需求。Xpedition Package Integrator流程将作为Mentor 支持TSMC独特InFO 设计要求的平台,它集成其他 Mentor 解决方案(首先实现于集成 Calibre nmDRC 和 Calibre RVE)。
 
Mentor® 解决方案允许 IC 和封装设计工程师直接透过集成于 Xpedition Package Integrator 流程中 Calibre nmDRC 工具查看和交互追踪结果,以验证 TSMC InFO 互连结构。由于此流程是借由已经验证Calibre RVE 工具的集成,它具有自动化 sign-off 功能,能更轻松地改正 Calibre nmDRC 产品显示的任何问题,并简化未来特性和功能的增加过程。
 
IC 设计工程师已广泛采用 Calibre nmDRC 工具作为多代工艺(Multiple-process) sign-off 解决方案。通过与 Xpedition Package Integrator 集成,如今他们可以在执行协同验证时与封装开发人员看到相同的视图。
 
“我们致力于借由提供一个利用成熟EDA设计工具的设计方法,让客户轻松采纳我们的解决方案,”TSMC 设计建构营销部资深处长 Suk Lee 说道。“Mentor 和 TSMC 通过 Calibre 和 Xpedition 平台的集成,建立这 InFO 方法,并且将持续合作优化该解决方案。”
 
“将Calibre nmDRC技术与 Xpedition Package Integrator流程相集成是Mentor 支持TSMC InFO技术走出坚实的第一步,”Mentor Graphics Design to Silicon 事业部副总裁兼总经理 Joe Sawicki 说。“我们将继续与 TSMC 及其生态系统合作,借由建立更多功能的产品发展蓝图,在现有的基础上扩大合作,使 TSMC InFO的产品用户可以进一步加速产品上市时间。”
 

关键字:产品  功能  技术

编辑:王凯 引用地址:http://www.eeworld.com.cn/mndz/article_2016031526592.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
产品
功能
技术

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved