Cadence黄小立 混合讯号芯片验证挑战大增

2014-09-11 08:58:22来源: 新电子

    物联网(IoT)应用兴起,除为半导体厂开创新的市场商机外,亦带来诸多积体电路(IC)设计新挑战,特别是系统单晶片(SoC)功能整合度愈来愈高,已使IC设计业者面临更严峻的数位和类比混合讯号(Mixed Signal)电路验证(Verification)挑战。

    益华电脑(Cadence)全球执行副总裁黄小立表示,物联网应用须具备感测、处理和连结等能力,而SoC要在兼顾小尺寸、低功耗和低成本的前提下整合上述功能,将面临许多挑战。 

    Cadence全球执行副总裁黄小立表示,近年来亚太区晶片设计公司对验证工具的需求已显着攀升。

    黄小立进一步解释,要达到上述设计目标,SoC开发商势必须使用先进制程,然而在先进制程设计中打造类比功能极为吃力,因此许多晶片大厂如联发科,已开始利用数位预失真(Digital Pre-distrotion)和数位校正(Digital Calibration)等方法,将许多类比功能转换为数位设计,降低在先进制程节点实作类比电路的挑战。 

    不仅如此,先进制程的设计规则愈来愈多,且类比与数位电路须同步验证,才能确保晶片功能运作无虞,因而对混合讯号验证的需求愈来愈高,也因此益华不断投入新技术研发,如近期所提出的“Real Number Modeling”技术,即可让设计人员在数位模拟环境中执行类比电路模拟,从而大幅提高SoC的验证效率。 

    另一方面,益华也戮力厚实物联网晶片设计所需的矽智财(IP)阵容,如数位讯号处理器(DSP)、中高阶类比数位转换器(ADC)与数位类比转换器(DAC),以及高速介面等,同时致力确保客户在益华设计工具中使用该公司IP时,可达到最佳的整合设计。 

    黄小立指出,亚太地区的晶片商长久以来较重视设计实作(Design Implementation)层面,对于验证的投入相对较少。然而,随着SoC设计益趋复杂,晶片商已逐渐体认到验证的重要性,毕竟一旦发生错误而须返工,花费的时间与成本负担愈来愈大,因此这一两年购买电子设计自动化(EDA)验证工具的厂商家数已有明显增加。

关键字:Cadence  混合讯号  芯片

编辑:刘燚 引用地址:http://www.eeworld.com.cn/mndz/2014/0911/article_26334.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Cadence
混合讯号
芯片

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved