基于磁集成的CDR电路

2014-03-11 08:54:30来源: 互联网

基于磁集成CDR电路

今天我们来一起研究一下磁集成的CDR电路:

典型的次级倍流整流电路如图1 所示。采用磁集成技术的CDR 与分立磁件的CDR相比,可减少磁件的输入输出脚,这样有效地减少损耗;磁芯的数量也由原来的三个减为一个,所以可减少变换器的体积、质量和成本;采用合理的设计可使纹波电流减为0,这样可以减少磁芯损耗,提高变换器的效率。磁集成的CDR 电路有以下几种,如图2 所示。其中图2(a)是仅把图1 中的各个磁件基于解

(c) 初级绕组采用分裂绕法 图2 几种倍流整流集成方式
(a) 分别绕在EE磁芯的各个磁柱上 (b) 去掉中柱上的次级绕组
图3 磁芯的等效模型  耦思想分别绕在EE 磁芯的各个磁柱上。这是最早的IM-CDR电路。图2(b)中把中柱的次级绕组去掉,两个侧柱上的绕组起到传输能量和滤波的作用。采用这种集成方法可以简化变压器绕制,并
减少线耗[1]。但是这种方法的缺点是:(1)由于初次
级绕组绕在不同的磁柱,所以变压器的漏感很大;
(2)气隙必须设置在侧柱上,这会增加设备成本。为了改进这种方法,研究人员采用图2(c)的集成方法[2]。如图2 所示,这种方法是把初级绕组采用分裂绕组分别绕在两个侧柱上。该方法不仅减少了漏感,并且气隙只需要开在中柱上,方便工业制作。但它也有不足之处,通过建模分析可知,它的输出滤波电感很小,输出端的电流纹波很大,所以变压器的损耗很大,不利于提高效率[4][5]。基于以上三种IM-CDR 的磁芯电阻模型,如
图3 所示,可得三种电路的滤波电感和励磁电感分别如下。

虽然第三种集成方式在有利于简化磁件的设计,并且可减少中心柱的损耗[2],但根据上面分析可知,它的缺点是滤波电感太小,这样使得输出端电流纹波很大。为了解决这个问题,研究人员提出一种改进型IM-CDR。

关键字:磁集成  CDR电路

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2014/0311/article_24613.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
磁集成
CDR电路

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved