高速H桥上管驱动电路

2014-02-12 13:05:49来源: 互联网

高速H桥上管驱动电路

上例方案的速度瓶颈为光耦,如果不采用光耦那么控制信号的频率可以提高很多。通过试验,我们开发了如下的高速型H桥上管驱动电路。方案如图9所示。

图中上管控制信号高电平为+l2 V,低电平为0 V。控制信号通过电阻电容和二极管电路加到Q1的基极,Q1的集电极输出作为

图9 高速H桥上管驱动电路
Fig.9 High Speed H-bddge Highside Driving
Q2,Q3组成的差动驱动电路控制信号,差动电路的输出作为Ml的驱动信号。Q2,Q3组成的差动驱动电路上端Q2接 +l2 V电源,下端Q3接到Ml的s极。当上管控制信号为低电平时,Q2导通,Q3截止,Ml的G极约为 D+l2 V,使Ml可顺利导通。Ml导通后,其D极和s极之间为通路,几乎没有压降,此时s极也为l,DD,则Ml的G和s之间的压差为l2 V,满足MOS管的导通条件,Ml可维持导通状态。当上管控制信号变为高电平时,Q2截止,Q3导通,使Ml的G和s极之间压差很小,不能满足MOS管的导通条件,则Ml截止。需要指出的是,当Q2导通M1尚未导通的瞬间,Ml的G和s间压差为l,DD+l2 V,但由于MOS管的开启时间极短(几十US),Q2导通时,Ml几乎同时开启,使MJ的G和s之问的压差保证为12V(如图10)。

高速H桥上管驱动信号畸变
Fig.10 Signal Transmogrification of High Speed H-bddge

图9所示的上管驱动电路有很强的驱动能力,并具有很高的极限频率,使用这个驱动电路来驱动MOS管,能使MOS管的控制信号在较高的频率(20 k以上)下不失真。

关键字:高速  H桥  驱动电路

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2014/0212/article_24105.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
高速
H桥
驱动电路

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved