dds的工作原理

2013-12-05 16:36:01来源: 互联网

DDS的基本原理是利用采样定理,通过查表法产生波形。DDS的结构有很多种,其基本的电路原理可用图3 来表示。

相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲FS,加法器将频率控制字K与累加寄存器输出的累加相位数据相加,把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端,以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样,相位累加器在时钟作用下,不断对频率控制字进行
线性相位累加。由此可以看出,相位累加器在每一个时钟脉冲输入时,把频率控制字累加一次,相位累加器输出的数据就是合成信号的相位,相位累加器的溢出频率就是DDS输出的信号频率。 用相位累
加器输出的数据作为波形存储器(ROM)的相位取样地址,这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出,完成相位到幅值转换。波形存储器的输出送到D/A转换器,D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量,以便输出频谱纯净的正弦波信号。 DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传
统频率合成技术所能达到的水平,为系统提供了优于模拟信号源的性能。
(1)输出频率相对带宽较宽
输出频率带宽为50%fs(理论值)。但考虑到低通滤波器的
特性和设计难度以及对输出信号杂散的抑制,实际的输出频率带宽仍
能达到40%fs。

(2)频率转换时间短
DDS是一个开环系统,无任何反馈环节,这种结构使得DDS
的频率转换时间极短。事实上,在DDS的频率控制字改变之后,需
经过一个时钟周期之后按照新的相位增量累加,才能实现频率的转
换。因此,频率转换的时间等于频率控制字的传输时间,也就是一个
时钟周期的时间。时钟频率越高,转换时间越短。DDS的频率转换
时间可达纳秒数量级,比使用其它的频率合成方法都要短数个数量
级。
(3)频率分辨率极高
若时钟fs 的频率不变,DDS的频率分辨率就由相位累加器的
位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分
辨率。目前,大多数DDS的分辨率在1Hz数量级,许多小于1m
Hz甚至更小。
(4)相位变化连续
改变DDS输出频率,实际上改变的每一个时钟周期的相位增
量,相位函数的曲线是连续的,只是在改变频率的瞬间其频率发生了
突变,因而保持了信号相位的连续性。
(5)输出波形的灵活性
只要在DDS内部加上相应控制如调频控制FM、调相控制PM
和调幅控制AM,即可以方便灵活地实现调频、调相和调幅功能,产
生FSK、PSK、ASK和MSK等信号。另外,只要在DDS的
波形存储器存放不同波形数据,就可以实现各种波形输出,如三角波、
锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放
正弦和余弦函数表时,既可得到正交的两路输出。
(6)其他优点
由于DDS中几乎所有部件都属于数字电路,易于集成,功耗低、
体积小、重量轻、可靠性高,且易于程控,使用相当灵活,因此性价
比极高。

关键字:dds  工作原理

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2013/1205/article_21605.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
dds
工作原理

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved