正确理解时钟器件的抖动性能

2013-08-19 16:18:17来源: China Telecom Application Team

摘要

在选择时钟器件时,抖动指标是最重要的关键参数之一。但不同的时钟器件,对抖动的描述不尽相同,如不带锁相环的时钟驱动器有附加抖动指标要求,而带锁相环实现零延时的时钟驱动器则有周期抖动和周期间抖动指。同时,不同厂家对相关时钟器件的抖动指标定义条件也不一样,如在时钟合成器条件下测试,还是在抖动滤除条件下测试等。

为了正确理解时钟相关器件的抖动指标规格,同时选择抖动性能适合系统应用的时钟解决方案,本文详细介绍了如何理解两种类型时钟驱动器的抖动参数,以及从锁相环输出噪声特性理解时钟器件作为合成器、抖动滤除功能时的噪声特性。

1、概述

随着半导体工艺速度和集成度的提高,以及模拟集成电路设计能力的提升,锁相环芯片的产品形态越来越丰富,大大提升了系统时钟方案设计的灵活性,同时降低了系统时钟方案总成本。目前,锁相环集成芯片已被广泛应用于无线通信、数据网络、消费电子、医疗设备和安防监控等领域,可以实现通信网定时同步、时钟产生、时钟恢复和抖动滤除、频率合成和转换、时钟分发和驱动等功能。

面对时钟器件供应商提供的种类繁多的芯片,为系统设计选择满足性能规格,同时总体方案成本又具有竞争力的时钟电路,是电路设计者面临的一个难题。由于时钟器件的关键指标是抖动规格,高性能的抖动指标往往价格也要高很多,本文从分析时钟器件的抖动规格入手,详细介绍了如何正确地理解在时钟芯片器件手册里该指标的含义。基于抖动指标,介绍了德州仪器(TI)所提供的一系列时钟器件及其抖动性能,帮助电路设计者选择最适合自己的时钟方案。

2、时钟抖动和锁相环噪声模型

对时钟器件而言,抖动和锁相环是两个最基本的概念。

2.1、抖动

如图1 所示,时钟抖动可分为三种抖动类型:时间间隔误差TIE(Time Interval Error)、周期抖动PJ(Period Jitter)和相邻周期间抖动CCJ(Cycle to Cycle Jitter)。周期抖动是多个周期内对时钟周期的变化进行统计与测量的结果,相邻周期间抖动是时钟相邻周期的周期差值进行统计与测量的结果,由于这两种抖动是单个周期或相邻周期的偏差,表征的是短期抖动行为。时间间隔误差又称为相位抖动(Phase Jitter),是指信号在电平转换时,其边沿与理想时间位置的偏移量,通常表征的是长期抖动行为。

抖动定义

1 抖动定义

从时钟抖动的来源分析,可以把抖动归纳为两大类:确定性抖动和随机性抖动。确定性抖动是由可识别的各种干扰信号造成的,如EMI 辐射、电源噪声、同步切换噪声等等,这种抖动幅度是有边界的,而且可以通过电路设计优化把干扰源消除或大幅降低,一般是不直接描述时钟器件的抖动性能。随机抖动是不能预测的噪声源,如热噪声(也称为Johnson 噪声或散粒噪声),以及半导体加工工艺的局限性等。由于随机噪声是由多种不相关噪声源叠加的, 根据统计理论可以用高斯分布来描述其特性,由此可以得到下面两种对随机抖动幅度的表征:

1.均值(RMS)抖动,即高斯分布一阶标准偏差值。一般采用在规定的滤波器带宽内的RMS 抖动,如光通信领域常用的积分带宽是(12KHz ~ 20MHz)。

2.峰峰值(Peak-to-peak)抖动,即高斯正态曲线上最小测量值到最大测量值之间的差值。根据数据系统误码率要求的不同,最小和最大值的取值是不一样的,如误码率为时,峰峰值约等于14 倍的标准偏差值,即为

2.2、相位噪声

相位噪声是对时钟信号噪声特性的频域表征方式,表征时钟信号频率的稳定度,是指偏离载波频率(f-fc)处1Hz 带宽内噪声功率与载波信号总功率的比值,符号为L(f),单位为dBc/Hz。图2 是一个时钟信号的频谱特性,如果单频信号非常稳定的话,从频谱上看其边带会随着远离主频的位置逐渐降低,在偏离载波(f-fc)处,相位噪声约等于载波频率处曲线的高度与f 处曲线的高度之差,即图中L(f-fc)

相位噪声定义

2 相位噪声定义

2.3、均值抖动和相位噪声关系

通过前面分析,噪声可以用时域的相位抖动指标和频域的相位噪声指标来表征,但两者反映了是同一个物理现象,故均值抖动可以通过频域的相位噪声曲线计算获得,根据相关文献,频域的相位噪声与均值抖动之间的关系如下式:

 

                                1

注:f1 和f2 为抖动积分上、下限频率,f0 为信号中心频率。

下面通过一个具体例子说明频域的谱密度曲线如何转换为时域的抖动值。

图3 是某个锁相环时钟器件输出的相位噪声,载波频率Vo= 156.25MHz,为计算方便,把相位噪声曲线近似为图中红色曲线段,AB 和CD 段为常数 dBc/Hz,BC 段20dBc 衰减,幂率近似为 的噪声类型。

 

3 相位噪声曲线

按照式子(1)关于相位噪声与均值抖动间的转换关系,去积分频率取值范围为12KHz ~ 20MHz,则:

AB 段(12KHz ~ 200KHz)的近似等效均值抖动

 

CD 段(2MHz ~ 20MHz)的近似等效均值抖动

BC 段(200KHz ~ 2MHz)的近似等效均值抖动

总的等效均值抖动为:

2.4、锁相环噪声模型

图4 是典型的锁相环输出噪声分布特性曲线。在锁相环环路带宽内,主要噪声成份是参考时钟噪声、分频器噪声、PFD 和电荷泵噪声等;在环路带宽外,主要噪声源来自本地振荡器VCXO/VCO。

典型锁相环输出噪声分布

4 典型锁相环输出噪声分布

根据锁相环输出的噪声分布特性,对于基于锁相环电路设计的高抖动性能时钟器件,必须正确评估各部分电路的噪声特性,合理设计锁相环环路带宽WBW,如设计电路使得环路带宽WBW 在两噪声源相位噪声交叉点对应的频率附近,保证此时环路输出的相位噪声最小,图5 在输入参考时钟REF 有较大噪声条件下,环路带宽为~10Hz 锁相环输出噪声性能,图6 在参考时钟REF 近端噪声比较干净,环路带宽设为100KHz 附近时的输出噪声,两者在对应的应用条件下都可以得到较佳的时钟抖动性能。

 

环路带宽为~10Hz 锁相环输出噪声

5 环路带宽为~10Hz 锁相环输出噪声

 

环路带宽为100KHz 锁相环输出噪声

6 环路带宽为100KHz 锁相环输出噪声

3、时钟驱动器

时钟驱动器主要功能为时钟信号分发和增强驱动能力,可分为两大类:不带锁相环的高性能时钟驱动器,和带锁相环实现零延迟等功能的时钟驱动器。

3.1、不带锁相环的时钟驱动器

对于不带锁相环的时钟驱动器,表征抖动性能通常采用的是附加抖动指标(即噪声低噪),如下图7所示,附加抖动被定义为:

 

时钟驱动器噪声分布

7 时钟驱动器噪声分布

[1] [2]

关键字:时钟

编辑:冯超 引用地址:http://www.eeworld.com.cn/mndz/2013/0819/article_18975.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
时钟

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved