模数转换器JESD204标准概述

2013-04-09 09:50:25来源: EEWORLD

随着转换器分辨率和速度的提高,对于效率更高的数字端接口的需求也随之增长。目前,模数转换器(ADC)正经历从并行LVDS(低压差分信号)和CMOS数字接口到串行接口JESD204)的转变。JESD204由JEDEC开发。

JESD204接口可提供这种高效率,较之其前代产品在速度、尺寸和成本上更有优势。采用JESD204的设计拥有更快的接口带来的好处,能与转换器更快的采样速率同步。此外,引脚数量的减少使得封装尺寸更小且布线数量更少,这些都让电路板更容易设计并且封装和电路板设计的成本更低。

该标准可以方便地调整,以满足未来的需求,正如它已经历了两个版本的变化。自从2006年发布以来,JESD204标准经过两次更新,目前版本为B。

由于该标准已为转换器供应商和用户所采纳,它被细分并增加了新特性,提高了效率和实施的便利性。此标准即适用于模数转换器(ADC)也适用于数模转换器(DAC),本文将集中探讨其在模数转换器中的应用。

JESD204(2006)

2006年4月,JESD204最初版本发布。该版本描述了转换器和接收器(通常是FPGA或ASIC)之间数Gb的串行数据链路。在最初版本中,串行数据链路被定义为一个或多个转换器和接收器之间的单串行通道。

图1给出了图形说明。图中的通道代表M个转换器和接收器之间的物理接口,该接口由采用电流模式逻辑(CML)的互连差分对组成。所示链路是转换器和接收器之间的串行数据链路。帧时钟同时路由至转换器和接收器,并为设备间的JESD204链路提供时钟。

(电子工程专辑)
图1:JESD204最初标准

通道数据速率定义为312.5Mbps与3.125Gbps之间,源阻抗与负载阻抗定义为100? ±20%。差分电平定义为标称800mV峰峰值、共模电平范围从0.72V至1.23V。该链路利用8b/10b编码,采用嵌入式时钟,这样便无需路由额外的时钟线路,以及相关的高数据速率下传输的数据与额外的时钟信号对齐的复杂性。

这种形式的串行数据传输能容忍走线之间较大的容差--就同步采样并行LVDS和CMOS接口设计而言。此外,编码是直流平衡的,确保采用时钟和数据恢复(CDR)设计时极佳的转换频率。

当指定链路对齐、维护和监控时,该编码还允许采用数据和控制特性。此标准规定了含有这些控制特性的训练模式,可让通道在转换器与接收器之间的链路上相互对齐。

链路质量在接收器端受到监控,而链路本身则由接收器基于某些JESD204标准规定的误差阈值予以确定和降压。当拥护者意识到该标准有必要支持多个转换器下的多路、对齐的串行通道,以满足转换器增长中的速度和分辨率时,便对标准进行了修订。

JESD204A (2008)

2008年4月,该标准第一版发布,称为JESD204A。此修订版增加了支持多个转换器下的多路对齐串行通道的能力。此版本保留了最初版所支持的通道数据速率--即从312.5Mbps至3.125Gbps,另外还保留了帧时钟。

增加了对多路对齐串行通道的支持,可让高采样速率和高分辨率的转换器达到3.125Gbps的最高支持数据速率。图2以图形表示JESD204A版本中增加的功能,即支持多通道。

(电子工程专辑)
图2:第一版--JESD204A。

通过在标准中加入这些功能,便可支持采用更高采样速率和/或分辨率的转换器。例如,根据JESD204,采样时钟为250MHz的14位模数转换器,在单通道下通过单链路传送可能需要5.0Gbps的输出数据速率。

然而,修订后的JESD204A标准已支持多路对齐串行通道,转换器采样数据可映射到两条对齐串行通道上。这样便可将单条通道的数据速率降至2.5Gbps,低于3.125Gbps的最高支持数据速率。

对于模数转换器,当接收到信号时,若要正确重建模拟域采样信号,则关键是了解采样信号和其数字表示之间的时序关系。虽然最初的JESD204标准和修订后的JESD204A标准在性能上都比老的接口标准要高,它们依然缺少一个关键因素:链路上串行数据的确定延迟。

该时序关系受模数转换器的延迟影响,定义为输入信号采样边沿的时刻直至模数转换器输出数字表示这段时间内的时钟周期数。JESD204及JESD204A标准中没有定义可确定性设置模数转换器延迟和串行数字输出的功能。另外,转换器的速度和分辨率也不断提升。这些因素导致了该标准的第二个版本--JESD204B。

JESD204B (2011)

2011年7月,第二版本标准发布,称为JESD204B,即当前版本。修订后的标准中,其中一个重要方面就是加入了实现确定延迟的条款。另外,对数据速率的支持上升到了12.5Gbps,并描述了设备的不同速度等级。

此修订版标准使用设备时钟作为主要时钟源,而不是像之前版本那样以帧时钟作为主时钟源。图3表示JESD204B版本中的新增功能。

(电子工程专辑)
图3:第二版(当前)--JESD204B。(转换器 接收器 设备时钟)

在JESD204标准之前的两个版本中,没有确保通过接口的确定延迟相关的条款。JESD204B修订版通过提供一种机制,确保两个上电周期之间以及链路重新同步期间,延迟是可重现和确定性的。

该机制是这样工作的:在定义明确的时刻使用SYNC~输入信号,同时初始化所有通道中转换器最初的通道对齐序列。此外,接收器必须将每条通道的数据进行缓冲,用来处理串行数据通道上的偏斜。可使用称为Rx缓冲延迟(RBD)的可编程周期数,在明确定义的时刻将缓冲数据同时释放。

除了确定延迟,JESD204B支持的通道数据速率上升到12.5Gbps,并将设备划分为三个不同的速度等级:

?第一速度等级与JESD204和JESD204A标准定义的通道数据速率相同,即通道数据电气接口最高为3.125Gbps。如前所述,这些数据速率的差分电平为标称800mV峰峰值,共模电压电平范围为0.72V至1.23V(源阻抗和负载阻抗定义为100? ±20%)。

?JESD204B的第二速度等级定义了通道数据速率最高为6.375Gbps的电气接口。该速度等级与第一速度等级相似,差分电平为标称800mV峰峰值。共模电平范围由于基于接收器给定的终端电压而稍有不同,但总体与第一速度等级相似。源阻抗和负载阻抗相同,均定义为100? ±20%。

?JESD204B的第三速度等级定义了通道数据速率最高为12.5Gbps的电气接口。该速度等级电气接口要求的差分电平降低至标称400mV峰峰值,与较低的两个速度等级相比较而言,它将电平值有效地降低了两倍。共模电平范围与第二速度等级相似,由接收器指定的终端电压决定。源阻抗和负载阻抗同样定义为100? ±20%。

为提供更多的灵活性,JESD204B版本采用设备时钟而非帧时钟。在之前的JESD204和JESD204A版本中,帧时钟是JESD204系统的绝对时间参照。帧时钟和转换器采样时钟通常是相同的。

这样就没有足够的灵活性,而且当要将此同样的信号路由给多个设备并计数不同路由路径之间的偏斜时,就会对系统设计产生不必要的复杂性。JESD204B中,采用设备时钟作为JESD204系统每个元件的时间参照。每个转换器和接收器分别接收由时钟发生器电路产生的设备时钟,该发生器电路负责从同一个源产生所有设备的时钟。这让系统设计更加灵活,但需为每个给定设备指定帧时钟和设备时钟之间的关系。

随着转换器速度和分辨率的提高,对于效率更高的数字接口的需求也随之增长。JESD204串行数据接口标准的建立,是为了提供更优秀和快速的方法,以便将数据从转换器传输到接收器设备。

接口经过两个版本的改进和实施,以适应对更高速度和分辨率转换器不断增长的需求。每个修订版都满足了对于改进其实施的要求,并允许标准演进以适应转换器技术的改变及由此带来的新需求。随着系统设计越来越复杂,以及对转换器性能要求的提高,JESD204标准有望进一步调整和演进,满足新设计的需要。

关键字:JESD204  数模转换  ADI

编辑:冀凯 引用地址:http://www.eeworld.com.cn/mndz/2013/0409/article_18073.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
JESD204
数模转换
ADI

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved