ADC输入噪声利弊分析(二)

2012-12-09 09:02:54来源: 互联网
利用噪声扰动提高ADC无杂散动态范围

  对于高速ADC,若要最大程度地提高SFDR,存在两个基本限制:第一是前端放大器和采样保持电路产生的失真;第二是ADC编码器部分的实际传递函数的非线性所导致的失真。

  提高SFDR的关键是尽可能降低以上两种非线性。

  要显着降低ADC前端引起的固有失真,在ADC外部着力是徒劳的。然而,ADC编码器传递函数的微分非线性可以通过适当利用扰动(即外部噪声,与ADC的模拟输入信号相加)来降低。

  在一定的条件下,扰动可以改善ADC的SFDR(参考文献2-5)。例如,即使在理想ADC中,量化噪声与输入信号也有某种相关性,这会降低ADC的SFDR,特别是当输入信号恰好为采样频率的约数时。将宽带噪声(幅度约为? LSB rms)与输入信号相加往往会使量化噪声随机化,从而降低其影响(见图5A)。然而,在大多数系统中,信号之上有足够的噪声,因此无需额外添加扰动噪声。ADC的折合到输入端噪声也可能足以产生同样的效果。将宽带均方根噪声电平提高约1 LSB以上会成比例地降低ADC SNR,且性能不会有进一步的提高。

  还有其它一些方案,都使用更大数量的扰动噪声,使ADC的传递函数随机化。图5B还显示了一个由驱动DAC的伪随机数发生器组成的扰动噪声源,此信号从ADC输入信号中减去后,以数字方式增加到ADC输出中,从而不会导致SNR性能显着下降。这种技术本身有一个缺点,即随着扰动信号的幅度增大,允许的输入信号摆幅会减小。之所以需要减小信号幅度,是为了防止过驱ADC.应当注意,这种方案不能显着改善ADC前端产生的失真,只能改善ADC编码器传递函数的非线性所引起的失真。

  

图5:利用扰动使ADC传递函数随机化

 

  图5:利用扰动使ADC传递函数随机化

  还有一种方法更容易实现,尤其是在宽带接收机中,即注入信号目标频带以外的一个窄带扰动信号,如图6所示。一般来说,信号成分不会位于接近DC的频率范围,因此该低频区常用于这种扰动信号。扰动信号可能还位于略低于fs/2的地方。相对于信号带宽,扰动信号仅占用很小的带宽(数百kHz带宽通常即足够),因此SNR性能不会像在宽带扰动下那样显着下降。

  

 

  图6:注入带外扰动以改善ADC SFDR

  分级流水线式ADC,例如图7所示的14位105 MSPS ADC AD6645,在ADC范围内的特定代码跃迁点有非常小的差分非线性误差。AD6645由一个5位ADC1、一个5位ADC2和一个6位ADC3组成。严重的DNL误差仅出现在ADC1跃迁点,第二级和第三级ADC的DNL误差非常小。ADC1有25 = 32个相关的决策点,每隔68.75 mV (29 = 512 LSB)出现一个(2.2 V满量程输入范围)。图8以夸张形式显示了这些非线性误差。

  

 

  图7:14位105 MSPS ADC AD6645简化框图

  

图8:AD6645分级点DNL误差(夸张显示)

 

  图8:AD6645分级点DNL误差(夸张显示)

对于最高约为200 MHz的模拟输入,AD6645前端产生的失真成分与编码器产生的失真相比可忽略不计。这就是说,AD6645传递函数的静态非线性是SFDR性能的主要限制。

  目标是选择适当的带外扰动量,使得这些微小DNL误差的影响在ADC整个输入范围内随机化,从而降低平均DNL误差。这可以通过实验方法确定,覆盖大约两个ADC1跃迁区的峰峰值扰动噪声对DNL的改善最佳。更高的噪声量不会明显改善DNL.两个ADC1跃迁区覆盖1024 LSB峰峰值,或者大约155 LSB rms(峰峰值高斯噪声除以6.6即得到均方根值)。

  图9中的第一幅图显示一小部分输入信号范围内的无扰动DNL.水平轴经过放大,以显示两个相距68.75 mV (512 LSB)的分级点。第二幅图显示增加155 LSB rms扰动后的DNL,该扰动量相当于大约–20.6 dBm.请注意,DNL得到显着改善。

  

 

  图9:无扰动和有扰动的AD6645 DNL

  扰动噪声可以通过多种方式产生。可以使用噪声二极管,但简单地放大器宽带双极性运放的输入电压噪声是更经济的解决方案,这种方法已在参考文献3、4、5中详细说明,在此恕不赘述。

  利用带外扰动获得的SFDR大幅改善结果如图10的深(1,048,576点)FFT所示,其中AD6645以80 MSPS的速率对一个–35 dBm、30.5 MHz信号进行采样。请注意,无扰动时SFDR约为92 dBFS,有扰动时约为108 dBFS,提高幅度达16 dB!

  

 

  图10:无扰动和有扰动的AD6645 FFT图

  AD6645 ADC由ADI公司于2000年推出,直到最近,它仍是代表SFDR极致性能的产品。自从推出该器件后,工艺技术和电路设计两方面的进步推动ADC向更高性能发展,例如AD9444(14位、80 MSPS)、AD9445(14位、105/125 MSPS)和AD9446(16位、80/100 MSPS),这些ADC具有非常高的SFDR(对于70 MHz满量程输入信号,典型值大于90 dBc)和低DNL.

  在一定的输入信号条件下,增加适当的带外扰动信号同样可以改善SFDR性能。

  图11显示了有扰动和无扰动下的AD9444(14位、80MSPS)FFT.在这些输入条件下,添加扰动使SFDR提高25 dB.所示数据是利用ADIsimADC程序和AD9444模型获得。

  

 

  图11:14位、80MSPS ADC AD9444,fs = 80MSPS,fin = 30.5MHz,信号幅度 = –40dBFS

  虽然图10和图11所示的结果相当惊人,但不应认为,增加带外噪声扰动一定就会改善ADC的SFDR,或者在所有条件下都适用。正如之前提到的,扰动无法改善ADC前端电路的线性度。即使是近乎理想的前端,扰动的效果也将高度依赖于输入信号的幅度和扰动信号本身的幅度。例如,当信号接近ADC的满量程输入范围时,传递函数的积分非线性可能会成为确定SFDR的限制因素,扰动将没有助益。务必认真研究数据手册,某些情况下,其中可能给出了有扰动和无扰动的数据以及幅度和带宽建议。扰动可能是更新一代中频采样ADC的内置特性。

  结束语

  在本文中,我们说明了所有ADC都有一定量的折合到输入端噪声。在精密、低频测量应用中,以数字方式对ADC输出数据求平均值可以降低该噪声,代价是采样速率会降低并且需要额外的硬件。该均值方法实际上可以提高ADC的分辨率,但无法降低积分非线性误差。

关键字:ADC  输入噪声

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2012/1209/article_17782.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
ADC
输入噪声

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved