时域时钟抖动分析(上)二

2012-09-29 18:05:21来源: 互联网 关键字:时域时钟  抖动
让我们来对一个具有 400 fs 抖动时钟电路和 ~73 dB 热噪声的 14 位 ADC 进行分析。低输入频率(例如:10MHz 等)下,该 ADC 的 SNR 主要由其热噪声定义。由于输入频率增加,400-fs 时钟抖动越来越占据主导,直到 ~300 MHz 时完全接管。尽管相比 10MHz 的 SNR,100MHz 输入频率下时钟抖动带来的 SNR 每十倍频降低 20dB,但是总 SNR 仅降低 ~3.5 dB(降至 69.5dB),因为存在 73-dB 热噪声(请参见图 5):

  

 

  现在,很明显,如果 ADC 的热噪声增加,对高输入频率采样时时钟抖动便非常重要。例如,一个 16 位 ADC 具有 ~77 到 80 dB 的热噪声层。根据图 4 所示曲线图,为了最小化 100MHz 输入频率 SNR 的时钟抖动影响,时钟抖动需为大约 150 fs 或更高。

  确定采样时钟抖动

  如前所述,采样时钟抖动由时钟的计时不准(相位噪声)和 ADC 的窗口抖动组成。这两个部分结合组成如下:

  

 

  我们在产品说明书中可以找到 ADC 的孔径口抖动 (aperture jitter)。这一值一般与时钟振幅或转换速率一起指定,记住这一点很重要。低时钟振幅带来低转换速率,从而增加窗口抖动。

  时钟输入抖动

  时钟链(振荡器、时钟缓冲器或 PLL)中器件的输出抖动一般规定在某个频率范围内,该频率通常偏离于基本时钟频率 10 kHz 到 20 MHz(单位也可以是微微秒或者绘制成相位噪声图),可以将其整合到一起获取抖动信息。但是,低端的 10kHz 和高端的 20MHz 有时并非正确的使用边界,因为它们调试依赖于其他系统参数,我们将在后面进行详细介绍。图 6 描述了设置正确整合限制的重要性,图中的相位噪声图以其每十倍频抖动内容覆盖。我们可以看到,如果将下限设定为 100-Hz 或 10kHz 偏移,则产生的抖动便极为不同。同样地,例如,设置上整合限制为 10 或 20MHz,可得到相比 100MHz 设置极为不同的结果。

  图 5 产生的 ADC SNR 受热噪声和时钟抖动的限制

  

 

  图 6 每十倍频计算得到的时钟相位噪声抖动影响

  

 

  确定正确的整合下限

  在采样过程中,输入信号与采样时钟信号混频在一起,包括其相位噪声。当进行输入信号 FFT 分析时,主 FFT 容器 (bin) 集中于输入信号。采样信号周围的相位噪声(来自时钟或输入信号)决定了邻近主容器的一些容器的振幅,如图 7 所示。因此,小于 1/2 容器尺寸的偏频的所有相位噪声都集中于输入信号容器中,且未增加噪声。因此,相位噪声整合带宽下限应设定为 1/2 FFT 容器尺寸。 FFT 容器尺寸计算方法如下:

  

 

  为了进一步描述该点,我们利用两个不同的FFT尺寸—131,072 和 1,048,576 点,使用 ADS54RF63 进行实验。采样速率设定为 122.88MSPS,而图 8 则显示了时钟相位噪声。我们将一个 6-MHz、宽带通滤波器添加到时钟输入,以限制影响抖动的宽带噪声数量。选择 1-GHz 输入信号的目的是确保 SNR 减弱仅由于时钟抖动。图 8 表明两个 FFT 尺寸的 1/2 容器尺寸到 40MHz 相位噪声整合抖动结果都极为不同,而“表 1”的 SNR 测量情况也反映这种现象。

  图 7 近区相位噪声决定主容器附近 FFT 容器的振幅

  

 

  设置正确的整合上限

  图 6 所示相位噪声图抖动贡献量为 ~360 fs,其频率偏移为 10 到 100MHz 之间。这比 100Hz 到 10MHz 之间偏移的所有 ~194 fs 抖动贡献值要大得多。因此,所选整合上限可极大地影响计算得到的时钟抖动,以及预计SNR匹配实际测量的好坏程度。

要确定正确的限制,您必须记住采样过程中非常重要的事情是:来自其他尼奎斯特区域的时钟信号伪带内噪声和杂散,正如其出现在输入信号时表现的那样。因此,如果时钟输入的相位噪声不受频带限制,同时没有高频规律性衰减,则整合上限由变压器(如果使用的话)带宽和 ADC 自身的时钟输入设定。一些情况下,时钟输入带宽可以非常大;例如,ADS54RF63 具有 ~2 GHz 的时钟输入带宽,旨在允许高时钟转换速率的高阶谐波。

  若想要验证时钟相位噪声是否需要整合至时钟输入带宽,则需建立另一个实验。ADS54RF63 再次工作在 122.88 MSPS,其输入信号为 1GHz,以确保 SNR 抖动得到控制。我们利用一个 RF 放大器,生成 50MHz 到 1GHz 的宽带白噪声,并将其添加至采样时钟,如图 9 所示。之后,我们使用几个不同低通滤波器 (LPF) 来限制添加至时钟信号的噪声量。

  ADS54RF63 的时钟输入带宽为 ~2 GHz,但由于 RF 放大器和变压器都具有 ~1 GHz 的 3-dB带宽,因此有效 3-dB 时钟输入带宽被降低至 ~500 MHz。“表 2”所示测得 SNR 结果证实,就本装置而言,实际时钟输入带宽约为 500MHz。图 10 所示 FFT 对比图进一步证实了 RF 放大器的宽带噪声限制了噪声层,并降低了 SNR。

  该实验表明,时钟相位噪声必需非常低或者带宽有限,较为理想的情况是通过一个很窄的带通滤波器。否则,由系统时钟带宽设定的整合上限会极大降低 ADC 的 SNR。

  

 

  

 

  

 

  结论

  本文介绍了如何准确地估算采样时钟抖动,以及如何计算正确的上下整合边界。“第 2 部分”将会介绍如何使用这种估算方法来推导 ADC 的 SNR,以及所得结果与实际测量结果的对比情况。

关键字:时域时钟  抖动

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2012/0929/article_16994.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:时域时钟抖动分析(上)一
下一篇:选择合适功放来缓解LTE设备电量饥渴

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
时域时钟
抖动

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved