高速电路的ESD保护最佳设计方案

2012-09-29 17:10:53来源: 互联网

静电放电(ESD)会给电子器件环境会带来破坏性的后果。事实上,在各种各样电路的电路封装和经过装配、正在使用大电子器件中,超过25%的半导体芯片损坏归咎于ESD。

  通常情况下,来自人体某个部分(手指)的放电将给给不同的材料充电,随后传递到附着在电子器件的导电触点。这将造成IC损坏,并有理由指责终端用户器件制造商。

  这个问题非常严重,以至于欧盟(European Union)已经为任何在经济区销售的商品制定了特殊的ESD抑制标准。现在设计工程师必须为当今更敏感的半导体提供有效的ESD保护

  不幸地是,这项任务经常遵循事后回想的设计原则:首先搭建没有额外过压瞬间抑制的电路,依靠板上的IC来进行保护。如果测试能显示在原型阶段的灵敏度,那么就加上保护器件。如果这种方法被采用来满足当今更低放大电压,增加频率和更低噪声的要求的话,整个设计必须最优的并是集成的。在末端增加保护可能非常昂贵,或由于时间限制而不切实际。

  通常,ESD事件是由根据充电过程类型和瞬态电泳严重程度的三种主要ESD算法描述的:人体模型(HBM)、充电器件模型(CDM)和机器模型(MM)。这些模型定义了瞬变效应的类型,因此设计工程师们就可以定义明确的半导体过压芯片瞬变等级灵敏度,以及芯片及装配产品测试规程。利用这些模型,电路设计工程师可以测试芯片和产品的ESD保护效率相一致,而且可以定量地与可选方案进行比较。

  电荷通过一系列电阻器直接传递,例如人的手指,是最普遍的ESD损坏原因。因此,优秀的ESD模型是HBM。在测试中待测器件中(DUT),这是由一个100pF的电容通过一个1500Ω的电阻向器件放电来表示的。这个标准的商业版本是军用规范883方法3015(图1a)。

  

  最流行的HBM变种是国际电工委员会IEC1000-4-2标准,定义为150pF电容通过一个330Ω电阻放电(图1b)。这是欧盟对在其区域内商品销售所必须的国际测试。

  但是,明显的瞬间电压威胁和能量等级的不同存在于两个模型之中。于是设计工程师可以使测试过程适合他们所期望的具体应用。例如,IEC1000-4-2具有一个非常快速的电平脉冲上升时间,能应用更多的脉冲和更高的峰值电流(见表格)。

  

最近,电路设计工程师已经正在通过一定数量的瞬间电压抑制器(TVS)器件增加保护。一些例子包括固状器件(二极管)、金属氧化物变阻器(MOV)、可控硅整流器、其他可变电压的材料(新聚合物器件)、气体电子管和简单的火花隙。

  这类器件被放置在输入端和地之间。当输入电压达到引起它们“开路”或导通的水平时,它们能迅速把阻抗降低。理想地,输入威胁被部分地反射回去,而平衡被部分地通过导通的TVS器件分流到地上。所以,在电路中只有更小比例的威胁能够达到敏感的IC。

  但是ESD抑制器件也有着其自身的优缺点,随着新一代高速电路的出现,一些缺点被放大了。例如,TVS必须迅速响应到来的浪涌电压。浪涌电压在0.7ns达到8KV(或更高)峰值时,TVS器件的触发或调整电压(与输入线平行)必须要足够低以便作为一个有效的电压分配器。

  一些器件可保护电路,但在仅几次电流脉冲和/或陷入进入低阻(短路)状态后就老化了,形成电路到地的大电电流通道。这点对由电池驱动的器件来说是致命的。

  每个器件有其自身的差异。气体放电管可通过大电流,但是响应速度很慢。它们也会老化且不能恢复。MOV能为高速电路提供相对缓慢的导通响应。硅二极管的触发响应速度非常快,导通电压低,但它们像MOVS和其他器件一样,电容比较高,从而影响高速信号。

  频率越高,电容效应就越大。全新的ESD变压器件是当前仅有能够提供极低电容和非常低关断漏电流的产品。此外,在多次脉冲之后它们能自我恢复。

  现在考虑成本因素。设计工程师尽可能地把非主要器件的成本降到最低。由于供大于求,二极管的价格一直以来都很低。一些新的高频聚合物器件的价格也十分有竞争力。

  过去几个主要的设计因素简化了ESD抑制器问题。工作电压更高、速度更慢、更鲁棒的IC对浪涌电压不那么敏感。更低的工作频率也意味着保护速度不那么重要。同时,阻抗更高线路和引脚元件的电路、金属更多的封装以及更少的外部节点,也使事情变得更加简单。

  但是电子行业已发生变化。消费电信行业在发生爆炸式发展,出现了更多的手持设备。器件的工作频率已经从几kHz上升到GHz,从而使用于ESD保护的高容量无源器件带来设计失真问题。此外,芯片工作电压正在降低,有助于极大提高对任和高能量瞬态(固定结点的加热/融化)响应的灵敏度。同时,新型高频数码使用器件要求关断漏电流非常低,从而降低噪声。

  在低成本的生产环境中,对于所有的电路元件来说降低成本是主要目标。因此,有效的ESD抑制器应为设计工程师提供下列主要的好处和特点(未必按重要性排列):

  具有成本效益;

  保护新型消费电子的音频和视频I/O线路以及RF连接端口,而无需牺牲性能;

  保护新型通信连接硬件;

  在很广的工作频率范围内具有稳定的器件特性;

  在工作频率为数GHz的超宽带电路中采用1pF以下的电容;

  在关状态条件下漏电流最小,以减小噪音;

  降低由ESD抑制器元件引起的工作电路信号失真和减衰;

  为提供有效保护,触发和箝位特性要与电路器件要求一致;

  具有所需的装配特性、外形因子和PCB封装,便于用在高速自动装配生产线上;

  在各种可选择的器件中,最好是在无需改变电路板的情况下具有高互换性;

  在产品使用寿命期间可靠性高。

  布局指南

  不管选择怎样的TVS器件,它们在电路板上的布局非常重要。TVS布局前的导线长度应该减到最小,因为快速(0.7ns)ESD脉冲可能产生导致TVS保护能力下降的额外电压。

  另外,快速ESD脉冲可能在电路板上相邻(平行)导线间产生感应电压。如果上述情况发生,由于将不会得到保护,因为感应电压路径将成为另一条让浪涌到达IC的路径。因此,被保护的输入线不应该被放置在其它单独、未受保护的走线旁边。推荐的ESD抑制器件PCB布局方案应该是:放置在被保护的IC之前,但尽量与连接器/触点PCB侧尽量近这; 放置在与信号线串联任何电阻之前; 放置在包含保险丝在内的过滤或调节器件之前; 放置在IC之前的其他可能有ESD的地方。

由于业界对在高频电路中采用ESD抑制越来越感兴趣,所以已对消费电子领域中的一些大型器件进行了研究。对比数据表明,尽管低成本的硅二极管(甚至变阻器)的触发/箝位电压非常低,但它们的高频容量和漏电流无法满足不断增长的应用需求。

  另一个重要要求是ESD抑制器对电路信号特性的影响最小。对聚合物ESD抑制器的测量表明,频率高达6GHz时的衰减小于0.2dB,这样它们对电路几乎没有影响。

  

  另外,商业化产品要求在所有不同的硬件接口位置都要有ESD浪涌保护。例如,一些新型电脑和更高端的消费电子可能会如下这些互连器件的大部分或者全部:以太网、USB1.1/USB2.0、IEEE-1394/1394b、音频/视频/RF以及传统的RS-232、RJ-11等端口等的audio/video/RF端口。所有传统的保护器件都已经不同程度地得以成功应用。但是,如今不断增长的工作频率为超低电容器件(如聚合物抑制器)提出了需求(图2a)。

  

  USB 2.0 协议具有100 Mbps的快速数据转换速率。因此,当采用具有SurgX技术(图 2b)的超低电容聚合物器件进行保护时,一个配备了USB 2.0功能的器件将具有最佳性能。这将比使用齐纳二极管或多层变阻器时产生更少的数据失真。

  另外,许多新型消费电子器件能执行快速的IEEE-1394/1394b(Fireware)数据转换协议。这种非常高的数据速率(1600 Mbps,1394b)要求低电容ESD抑制器,例如聚合物浪涌器件(图 2c)。测试数据表明,聚合物ESD抑制器带来的信号失真比硅二极管器件保护Firewire端口产生的更少(图 3)。

关键字:高速电路  ESD保护

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2012/0929/article_16959.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
高速电路
ESD保护

小广播

独家专题更多

TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved