跳频控制器的工作原理

2012-09-29 16:45:17来源: 互联网

本内容介绍了跳频控制器工作原理,详细说明了发送通路及接收同路的工作原理

  首先介绍跳频控制器发送通路的工作原理。

  (1)数字化的发送信号加到FC的串入并出寄存器,FC把发送数据组织为16bit一组。当二个数据字节准备好时,FC对CPU发信号,CPU读取两个字节,并把它们存入作为FIFO寄存器的RAM部分。FIFO控制器的工作起点与跳频周期(用信号HOP表示)的起点同步。

  (2)FC还包括一个8bit并入串出寄存器。送到收发信机模块去的数据从该寄存器取出。在发送同步序列期间和频率变换期间,从FC的串入并出寄存器来的数据积累在作为FIFO的RAM部分中。

  (3)以信号FOUT-STOPPED(频率为18.3kHz)为时钟将FC的并入串出寄存器的数据字节移出。移出的速率(18.3kHz)高于数据装入FC的速率(16kHz),这两个数据速率之差允许CPU把同步数据插入发送数据流中,并在频率变换期间停止发送数据。

  (4)由FC移出的数据送到射频音频接口RAI模块。RAI对发送信号滤波并把得到的信号TXBBR加到收发信机模块系统连接器。

  下面再叙述跳频控制器接收通路的工作原理。

  (1)RAI把接收信号RXBBR通到位同步器BIS、相关器COR,并经线性均衡器加到FC。

  (2)COR将接收的数据和CPU提供的基准序列进行逐bit的比较,当一致bit数大于CPU提供的门限时,COR给出相关脉冲。

  (3)正相关脉冲和负相关脉冲加到位于RC模块的SYTD微电子模块。SYTD监视正相关脉冲,以便检测同步序列。当检测到同步序列时,SYTD产生信号S4。S4的出现受一窗口信号W2的控制。

  (4)bit同步器BIS使跳频控制器的接收时钟FOUT与接收数据的实际时钟速率同步。在收发信机模块的4ms换频间隔期间和接收同步数据时,一窗口信号W1堵塞FOUT信号。

  (5)FC把接收数据送到FIFO寄存器,然后从FIFO寄存器送到RAI或DM。接收方式时FC的工作方式和发送方式时的相反,即,数据以18.3kHz速率注入控制器,并以16kHz速率从控制器读出。

  (6)出现在FC输出端的串序数据加到DM。DM把数据变换成模拟信号,并送絉AI。

关键字:跳频  控制器  工作原理

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2012/0929/article_16941.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
跳频
控制器
工作原理

小广播

独家专题更多

TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved