ISA总线和Futurebus+总线

2012-04-16 17:24:59来源: 互联网 关键字:ISA总线  Futurebus  总线

ISA总线
1. ISA总线的信号和 I/O端口地址
    为了利用市场上丰富的各类中、低速适配卡,如声卡、CD-ROM适配器、以太网卡等,一些微型机如Pentium机主板上保留有ISA总线的插槽。ISA总线此时连接中、低速1/O设备,由PCI/ISA桥芯片提供对ISA总线的全面控制逻辑,包括中断和DMA控制。ISA总线的时钟频率典型值为8 33MHZ。
     ISA总线的每个插槽由一个长槽和一个短槽组成。长槽每列有31个引脚,编号为A1-A31和BI-B31;短槽每列有18个引脚,编号为C1-C18和D1-D18。ISA槽上的引脚信号定义如表6.4所示。

表 ISA总线插槽上的引脚信号

A1 -I/O CHK I B27 T/C O
A2-A9 SD7-SD0 I/O B28 BALE O
A10 I/O CHRDY I B29 +5V 电源
A11 AEN O B30 OSC O
A12-A31 SA19-SA0 I/O B31 GND I/O
B1 GND 电源 C2-C8 LA23-LA17 I/O
B2 RESET DRV O C9 -MEMR I/O
B3 +5V 电源 C10 -MEMW I/O
B4 IRQ9 1 C11-C18 SD8-SD15 I/O
B5 -5V 电源 D1 -MEMCS16 I
B6 DRQ2 I D2 -I/0SS16 I
B7 -12V 电源 D3 IRQ10 I
B8 -0WS I D4 IRQ11 I
B9 +12V 电源 D5 IRQ12 I
B10 GND 电源 D6 IRQ15 I
B11 -SMEMW O D7 IRQ14 I
B12 -SMEMR O D8 -DACK0 O
B13 -IOW I/O D9 DRQ0 I
B14 -IOR I/O D10 -DACK5 O
B15 -DACK3 O D11 DRQ5 II
B16 DRQ3 I D12 -DACK6 O
B17 -DACK1 O D13 DRQ6 I
B18 DRQ1 I D14 -DACK7 O
B19 -REFRESH I/O D15 DRQ7 I
B20 SYSCLK O D16 +5V 电源
B21-B25 IRQ7-IRQ3 I D17 -MASTER I
B26 -DACK2 O D18 GND 电源

表 ISA总线I/O端口地址的典型使用

I/O口地址
16进制) 设备(系统板上的外围电路) I/O口地址(16进制) 设备(系统板上的外围电路)

    计算机工业界提出了一个新概念:即插即用,简称PnP。就是说,新设备应只需简单的插入即可开始运行,不需要用户去拨动开关、插拔跳线以及复杂的安装软件来调整和重新配置系统。这意味着重新配置行为是自动完成的,并且对用户是透明的。
      为此,Intel和Microsoft联手提出了一个即插即用ISA规范,该规范定义了ISA总线适配器卡最小实现功能集。它包括卡控制寄存器、逻辑控制寄存器和逻辑设备配置寄存器等一组寄存器,并定义了一初始化关键字序列和一个分离协议。以次,在PnP的BIOS或操作系统的支持下,能够读取这种新型ISA适配器卡的配置参数,也可以进行重新配置。
      PnP ISA规范还不能做到识别什么样的适配器卡插在那个槽的地理位置,但它已能读取和从新配置这种PnP卡的配置信息。而且它允许PnP ISA适配卡与老式的ISA总线是配卡共存于系统中。

Futurebus+总线
      正在发展的Futurebus+总线标准是VME国际贸易协会、IEFE微处理机标准委员会等团体以及来自公司、大学的专家们协作下开发的。其目标是开发一种真正开放的总线标准,使它能支持64位地址空间,64位、128位、256位数据传输,为下一代的多处理机系统提供一个稳定的平台。
     Futurebus+的重要意义在于,它很可能取代当前微处理机的总线策略。尽管当前高档PC、服务器中尚未使用这一总线标准,同时Intel、IBM等主要计算机厂商仍致力于改进PCI总线性能,但作为技术发展的方向,我们应该关注Futurebus+的进展。
      Futurebus+是一个高性能的异步总线标准。其技术要求是:

    (1)一个与结构、处理器、技术无关的开发标准。
     (2)基本上是一个异步数据定时协议。
     (3)允许采用可选得源—同步式协议,用来实现高速得块数据传输。
       (4)支持32位或64位寻址,数据线的长度动态可变(32位、64位、128位、256位),以满足不同带宽的要求。
     (5)全分布式的并行仲裁协议及集中式仲裁协议,并支持线路交换式和分离业务协议。
     (6)提供对容错和高可靠性系统的支持。
     (7)提供对Cache共享存储器的支持。
     (8)提供一个兼容的消息传递定义。
      Futurebus+总线是迄今为止最杂的总线标准,覆盖了物理层和逻辑层。它既可用于CPU总线,也可用于高速外围总线而与PCI总线竞争。Futurebus+和PCI都支持很高的数据传输率,但PCI总线的物理范围较小,适合以低成本的小系统(如PC机),而Futurebus+的目标是提供灵活和宽广的能力,以满足各类高性能系统的要求,适合于高成本的较大规模计算机系统。

关键字:ISA总线  Futurebus  总线

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2012/0416/article_15715.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:ATX架构的电源接口定义
下一篇:使用三极管来实现RS232接口-TTL转换电路

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
ISA总线
Futurebus
总线

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved