Δ-∑ADC(第四部分):噪声与数据速率研究

2012-03-23 11:23:23来源: 互联网
本文是对 Δ-Σ ADC 内部工作原理进行简要概述的最后一部分。不管使用何种转换器,实际精度都与 ADC 传输的位数相等。当涉及信号噪声时,“有效精度”就是对模数转换有用位的描述。有效精度等于 ADC 的有效位数。调制器 FS(采样速率)和 FD(输出数据速率)的比决定了抽取或过采样,比率,其会直接影响有效精度。抽取比的范围介于 4~32,768 之间,其与每个数据输出调制器采样的数目相等。

  请看下面图 1 中的频谱。假设输出数据速率为调制器采样频率的一小部分(请参见图 1a),0~FD 的输入频率均在输出信号频带中。由于噪声水平较低,因此有效精度较高。FD 的更高频率不但增加了转换器的输出数据速率,而且还降低了有效精度。虽然调制器的大部分噪声都出现在更高频率中,但是您获得的有效精度仍然较低(请参见图 1b)。图 1c 就显示了一个关于抽取比与采样 ADC 有效精度之间关系的例子。

  

频谱

 

  在不改变有效精度的条件下,提高输出数据速率的一种方法就是提高调制器的采样速率。您可以通过提高 Δ-Σ ADC 的主时钟速率来提高这一速率。使用恒定抽取比后,采样速率和功耗同时升高。此外,大多数转换器都拥有采样速率的实际极限,超过这一极限后其将无法正常地工作。抽取比和有效精度之间存在着紧密的联系。保持采样速率恒定不变并保持较低的数据速率,能够让您获得较高的转换器输出有效精度。

关键字:Δ-∑ADC  噪声  数据速率

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2012/0323/article_15389.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Δ-∑ADC
噪声
数据速率

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved