适应多种时序的DMA控制器设计

2012-03-14 09:40:40来源: 互联网
本文所设计的可适应于多种时序情况的DMA控制器,被应用于该图像协处理器之中后,能够很好地解决问题。

  1 图像协处理器的系统结构

  图1所示为该DMA控制器所处图像协处理器的系统结构,下面将对其的系统构成和数据流程做详细说明。

  

图像协处理器的系统结构

 

  1.1 系统构成

  基带芯片为移动终端设备的系统控制核心。其通过外部存储器接口总线(External eMI,Memory InteRFace bus)与该图像协处理器的控制端口相连。基带芯片不仅控制着图像协处理器所有模块的工作模式,而且负责图像数据的传送。EMI总线数据线宽度为16位,其控制的图像显示终端为分辨率为320x240的LCD。

  图像传感器(sensor)为感光器件,其将接收到的光信号转为电信号,并在内部通过模拟/数字转换产生数字图像,在该图像协处理器设计中采用分辨率为640x480的图像传感器,其的工作时钟为24 MHz。

  图像处理模块,即ISP(Image Signal Processing)模块被用于图像处理,包括去坏点、去噪声、边界增强等功能。

  图像压缩模块被用于对图像处理模块输出的YUV422格式数据进行JPEG压缩。

  SD卡控制器模块负责与SD卡的命令和数据交互,所有对SD卡的操作都由基带芯片配置SD卡控制器的相关寄存器完成。其与SD卡的接口包括CLK(SD卡的时钟信号线)、CMD(SD卡的命令线)、DATA0~DATA3(SD卡的4根数据线)。在与SD卡的数据交互中,一般是以block(512字节) 为单位的,并且在启动写卡命令之后,SD卡控制器必须在250 ms(SD version 2.0)内将所有数据写入SD卡中。

  DMA控制器为基带芯片与SD卡控制器的接口模块,用于对写卡数据和读卡数据做暂时存储。其的本质功能是协调基带芯片和SD卡控制器之间的速度差异。存储数据的DMA存储器容量为5 120字节,即10个block数据。

  1.2 数据流程

  在该图像协处理器中,所有模块时钟频率均为48 MHz,其被2分频之后送至图像传感器,图像传感器以24 MHz频率送出格式为YUV422的640x480图像。

  该图像协处理器有2种模式:图像预览模式和连拍模式。图像预览模式用于拍照前的图像预览,拍照者可以在LCD上看到将被拍下的图像。连拍模式用于连续拍摄图像,并将每一幅拍下的照片存入SD卡当中。

  1.2.1 图像预览模式的数据流程

  在图像预览模式下,图像传感器以24 MHz频率送出分辨率为640x480且格式为YUV422的图像,帧率为30帧/s。数据被48 MHz系统时钟同步后送入图像处理模块。图像处理模块将针对图像传感器的特点对图像进行处理以提高图像质量,然后将图像分辨率从640x480缩小至 320x240以适应LCD的显示分辨率,并将数据格式从YUV422转为RGB565。最后,基带芯片通过EMI接口将图像数据读出,直接写入LCD的显示缓冲区后在LCD上显示出来。

  1.2.2 连拍模式的数据流程

  当基带芯片启动连拍模式后,其首先配置图像传感器,使其以10帧/s的帧率送出分辨率为640x480的数字图像,数据格式仍然为YUV42 2。此时每帧的周期为100 ms,其中帧有效时间为30 ms,帧消隐时间为70 ms。

  当数据送入图像处理模块后,该模块仍对图像进行处理并将图像分辨率从640x480缩小至320x240,之后将数据格式从YUV422转为RGB56 5。基带芯片也仍然通过EMI接口将该图像数据读出,并直接写入LCD的显示缓冲区中,这样在连拍的时候,仍可以在LCD上看到被拍下的图像。

  图像处理模块在送出预览数据的同时也将320x240的YUV422数据送至图像压缩模块。为了兼顾压缩比和图像质量,一般配置压缩比在10:1左右,这样一幅320x240的图像经JPEG压缩后的数据量为320x240x2/10=15 360字节。为留出适当的备用空间,图像压缩模块将编码之后的数据存入一个容量为8 192x16位的存储器中,在此命名为JPEG_MEM。当一幅图像编码完成时,即在图像传感器进入帧消隐阶段之后,JPEG_MEM中已经存了一幅压缩之后的图像。随后图像压缩模块向基带芯片发出中断信号,基带芯片在从图像处理模块接收了当前预览图像的最后一部分数据并送LCD显示后,将响应该中断,从 JPEG_MEM中读出JPEG格式图片,存入片外的存储器中。经实际测试可知,基带芯片做一次EMI读取大约需要时间250 ns,因为EMI数据线宽度为16位,所以在此250 ns内基带芯片将从JPEG_MEM中读出2个字节,这样读完所有15 360个字节需要15 360x250/2=1.92 ms。在基带芯片读取JPEG数据之前,其将最后一部分预览数据读出并送LCD显示也需要1 ms左右,至此每帧图像70 ms的帧消隐时间在基带芯片读完JPEG数据后还剩余70-1-1.92=67.08 ms。

当基带芯片读完JPEG数据后,将立即准备将数据

[1] [2] [3]

关键字:时序  DMA  控制器

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2012/0314/article_15065.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
时序
DMA
控制器

小广播

独家专题更多

TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved