放大器电气过应力EOS问题分析

2012-02-19 12:53:01来源: 互联网
当我们考虑出现EOS问题的放大器时,可能会想到静电放电 (ESD) 。ESD使放大器引脚面临短时、高压、放电问题。第二种(通常会被人们忽略)过应力条件是 EOS 。EOS使放大器面临相对于 ESD 较低的过压和电流,但持续时间更长。看完本文后,您就会对潜在放大器 EOS 状态有所了解,并知道解决这一问题的方法。利用这种方法,您就能够设计防止电气过应力损坏、稳健的集成电路外部系统。破坏性的静电放电事件

  电气过应力的一个明显起因是 ESD。当两个物体 (body) 极为接近,且处于不同静电位下(几百伏或数千伏)时,便存在发生 ESD 的可能性。若两个物体之间出现传导路径,则会发生静电荷转移。电荷中和以后,便不再放电。芯片处于电路断开 (out-of-circuit) 环境下可能会发生 ESD 。一般而言,我们发现错误地操作 IC 芯片会导致 ESD发生,从而带来一定的破坏性。ESD 发生在若干分之一秒时间内(通常不到 250ns)。若电流路径中几乎没有电阻的话,则大约数安培的电流将会流入芯片电路。数十年前,半导体电路常常遭受 ESD 带来的破坏,最终会导致整个电路故障,甚至带来危害更大的参数降级。然而,一旦 ESD 的特性为人们了解之后,半导体厂商就开始在新的 IC 设计中实施保护电路。这些片上保护电路极大地降低了 ESD 对 IC 芯片产生破坏的可能性。片上 ESD 保护电路的主要功能是防止PCB 装配之前和 PCB 装配操作带来的 ESD 相关破坏。此类操作期间,低阻抗接地路径可起到放电路径的作用,以对 IC 或周围表面所带的电荷进行放电。IC 安装到 PC 电路板上后,情况便不一样了。一旦安装完成,在 IC 芯片和另一个板上组件之间便形成了连接。这就大大降低了低阻抗 ESD 路径存在的可能性。完成此安装以后,您极有可能不会碰到干预内部 ESD IC 电路的 ESD 情况。这的确不错!但是,还有另一种可能性。工作电路的一些状况可能会使 IC 芯片受 EOS的影响。在 EOS状态下,可能会无意中激活 ESD 电路。EOS 的时滞可能会比 ESD 的时间要长得多。EOS期间电流传导的强度和持续时间可能足以在芯片中产生具有危险水平的热量。在这种极端条件下,芯片会被迅速破坏而且不可避免,最终损坏电路。幻像电气过应力

  不知不觉地,我们可能正依赖器件的内部 ESD 电路在 EOS期间提供保护,尽管并非有意让电路支持这一用途。您可能会发现,在施加电力以前您便拥有了一个可以完美运行的 IC(请参见图 1),然而在施加电力和输入信号以后该 IC 突然就被破坏了。EOS 可能会非常剧烈,以至于 IC 过热,从而熔化裸片和封装材料。图 2 为此类破坏的一个例子。

  

 

  图 1 安装之前的全功能 IC

  

  图 2 出现EOS后被破坏的 IC集成电路通常不包括 EOS 条件保护。充其量,内部 ESD 保护电路可能会在 EOS 期间启用,并提供充分保护。但是,设计 ESD 保护电路并不能保证在所有 EOS 状态下都提供这种保护。EOS 期间建立的电流路径较为复杂,并且有一定的不可预知性,杂散阻抗变大的高频情况下更是如此。图 3 显示了放大器内几种可能的电流路径例子。ESD 输入保护二极管(常为“关闭”)提供了到各个电源和 T1 的直流路径。如果放大器电源不能吸入 EOS相关电流,则 IC 电源引脚电压可能会上升至危险水平。T1 为一个 ESD 吸收器件。ESD 期间,T1 的功能是在安全水平开启并钳制电源引脚的电压。切记大多数 ESD 事件都发生在 IC 处于电路断开时。但是,在电路内 EOS 期间,T1 可能在不经意间开启。此时,T1 会在运算放大器电源引脚之间建立起一个低电阻连接。这样,强破坏性电流开始流动,直到 T1 熔化,从而在放大器电源之间形成短路。前面提到的自加热和破坏均可能发生。上述热量温度可以升高到足以使封装熔化、裂开,如图 2 所示。

  

  图 3 EOS激活多条路径图中翻译:

  (左上黑字)电源阻抗可能会很复杂并且传导路径会根据电源的能力吸收或提供电流

  (左上)目标信号(intended signal)

  (左下)EOS 脉冲源(EOS pulse source)

  (右上)T1 会发生传导并在一个 ESD 事件中出现闭锁(T1 may conduct and latch on during an ESD event)作为一个主要的设计考虑因素,需要确保经过器件的所有路径均能够安全地经受住 EOS 事件期间出现的电流和电压。如果您无法预见这些条件,同时您的 IC 也不能散出产生的热量,那么电路就可能会被损坏。了解放大器的内部 ESD 电路,并预测它们在 EOS 事件中的表现,是避免出现这些问题的一种有效方法。大多数运算放大器厂商均可提供 ESD 电路的相关信息。EOS 条件举例

  利用 TINA 软件工具和 OPA364 宏模型生成的图 4 是使用低功耗 OPA364 CMOS 运算放大器的简单跟随器电路的一个例子。低频信号 VG1 表示来自变送器输出端的信号。该变送器远离放大器,有一条线缆 (TL1) 将它们连接起来。该电路中,周围环境使得线缆上出现了瞬态。

  

  图 4 输入过驱动可能会激活 ESD 保护电路图中翻译:

  (左图上)VG2无意瞬态、噪声、冲击等(VG2 unintended transients, noise impulses, etc.)

  (左图下)VG1 目标线性信号范围VP=2.25.f=100Hz(VG1 intended linear range signal)

  (右图下)VG1+VG2 的和可以在峰值激活 ESD 电路(VG1+VG2 sum may activate ESD circuit on peaks)VG2 是与变送器输出信号 (VG1) 结合在一起的计划外瞬态信号。总信号振幅超出了放大器的最大规定输入范围。一个足够强的瞬态信号将会触发运算放大器输入 ESD 电路。位于该放大器非反相输入端前面的电阻限制了产生输入电流的大小。ESD 单元设计旨在极短的时间内安全地传导数安培电流,该传导持续时间不超过几十到数百纳秒。当 ESD 单元在 EOS 事件期间激活时,电流传导的时间取决于 EOS 脉冲或过压特性。这些相同的 ESD 单元一般可持续处理五到十毫安的电流,当占空比下降时可持续处理的电流安培数会大大增加。在这些条件下,它们可能非常安全并且不受过压的影响。在一些应用中,在电源电压施加到放大器以前就出现了输入信号(请参见图 5)。该图是使用 TINA 软件工具和 OPA374 宏模型生成的。如果未将电流限制在一个安全值范围内,则该上电行为就有可能会损坏输入 ESD 保护电路。

  

  图 5 观察上电过程中的 Vin!图中翻译:(右上)在电源斜坡下降时 Iin 过高(Iin excessively high while supply ramps)图 5 中,电源 (VG2) 在 50ms 内从 0V 斜坡上升到 5V。电源开始斜坡上升 5ms 以后,施加一个 3.5V 的输入信号 (VG1) 时便可完成上述过程。这种情况下,输入开始为一个高于正电压轨的电压。这便开启了非反相输入 ESD 二极管。电流从非反相输入端 (AM1) 流出,直到电源和输入端之间的压差低于约 0.6V 为止。若该输入源为低阻抗并且可提供电流,则在电路中几乎对其没有限制。在这种条件下,一个可能产生破坏作用的电流会流经 ESD 二极管。安装串联输入电阻可保护输入电路免受此类损坏。在放大器转换时间内,输入 (VG1) 迅速达到 3.5V。另一方面,放大器转换时输出 (VM1) 达到输入脉冲峰值。在放大器转换时间内,该电路创建了一个较大的输入-输出压差。最初,输入端和输出端之间的差值为 10V。同时,运算放大器内部电路和反馈元件必须在处理这一时间内流入放大器输入端 (AM1) 的电流。当放大器输入经受一个大信号也即快速边缘脉冲(请参见图 6)时,便出现另一种潜在破坏情况。该图是使用 TINA 软件工具和 OPA277 宏模型生成的。在这种情况下,VG1 的信号对输入施加了一个 10V 的峰值矩形脉冲。放大器通过产生一个线性斜坡输出电压来响应该脉冲。放大器的有限转换率(本例而言,OPA227 转换率等于 2V/us)规定了输出电压的特性。

  

  图 6 输入转换期间输入到输入的应力图中翻译:(右上)输入-输出压差(input-output voltage difference)在图 6 所示的转换时间内,在输出达到输入脉冲峰值要求的时间期间存在一个较大的输入到输出电压差。一开始,放大器输入端和输出端之间的压差为 10V。放大器转换至其最终水平后该压差随之降低。由于反相输入一开始便具有与输出相同的电位,因此在两个输入端之间存在 10V 压差。若运算放大器不包括内部输入到输入钳位功能,则破坏性电压电平可能会被施加到输入晶体管的半导体结点上。这是双极输入运算放大器更为严重的一个问题。当前的现代双极输入运算放大器差不多都包括保护钳位电路。一些运算放大器会呈现出输出反向特性,其伴随着输入过驱动(请参见图 7)。这种现象一般被称为输出相位反向。大多数现代运算放大器都不会出现这种现象,但也有一些运算放大器会出人意料地存在这一现象。对于那些具有这种特性的运算放大器来说,一般只有当施加的输入电平超出产品规定的共模电压 (CMV) 范围时才会发生。当运算放大器出现输出相位反向时,需采取预防措施来防止输入被过驱动。

  

图 7 输入过驱动期间的输出反向图中翻译:(右)输出反向(output inversion)在图7中,放大器输入端 (VG1) 将被驱

[1] [2]

关键字:放大器  电气过应力  EOS

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2012/0219/article_14390.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
放大器
电气过应力
EOS

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved