低压超级接面结构优化MOSFET性能

2012-02-11 13:35:22来源: 互联网
采用超级接面结构设计不仅可克服现有功率MOSFET结构的缺点,亦能达到低RDS(on)、低QG和低QGD等特性,确保在兼顾晶片尺寸与功耗的前提下,提升DC-DC转换效率与功率密度。

  藉由对同步交流对交流(DC-DC)转换器的功耗机制进行详细分析,可以界定必须要改进的关键金属氧化物半导体场效电晶体(MOSFET)参数,进而确保持续提升系统效率和功率密度。

  

 

  分析显示,在研发功率MOSFET技术的过程中,以往常见以QG和QGD(意即RDS(on)×QG和RDS(on)×QGD)为基础的因数(FOM)已无法满足需求,若坚持采用固定因数,将可能导致技术选择无法达成最佳化。藉由此次分析的启示,工程师们已定义一套FOM以应用于新的低压功率MOSFET技术研发。由此产生的30伏特(V)技术以超级接面(Superjunction)为基础概念,是DC-DC转换器的理想选择;相较于横向和分裂闸极沟槽MOSFET等竞争技术,该技术可同时提供特定的低RDS(on)、QG、QGD、QOSS和高度闸极回跳抑制。

  MOSFET损耗问题加剧 催生新功耗分析技术

  多相同步降压转换器是微控制器(MCU)以及其他运算密集型积体电路(IC),如数位讯号处理器(DSP)和绘图处理器(GPU)供电的拓扑结构选择。在同步降压转换器内,两个功率MOSFET串联形成半桥结构。高处的MOSFET做为控制单结型FET;低处的MOSFET则为同步FET。

  此电路拓扑演变的关键点在于2000年时,引进Pentium 4微处理器以及相关的ATX12V电源规范,其中的功率轨(即转换电压)从5伏特提高至12伏特,以达成微处理器须要快速增加电流的要求。因此而产生的工作周期变化使得功率MOSFET在性能优化方面发生重大变革,并全面采用QGD×RDS(on)和QG×RDS(on)等效益指数作为功率MOSFET的性能指标。然而,过去10年以来,特定尺寸产品中此类FOM和RDS(on)已降低约十倍,QG和QGD已不再是影响功率MOSFET功耗的主要因素。

  就控制FET而言,MOSFET封装和印刷电路板(PCB)连线的寄生电感所产生的功耗可能超过由QGD产生的损耗。降低寄生电感的需求推动Power SO8封装的普及化,并使整合动力的概念于2002年产生,意即将控制和同步FET与MOSFET驱动器整合于四方形平面无接脚封装(QFN)中,此概念于2004年获英特尔(Intel)DrMOS规范采用。

  为因应功率MOSFET多面性的损耗,一系列日趋复杂的运算方式和效益指数逐被提出。在功耗机制研究领域中,最被看好的技术是利用如TSuprem4和Medici等TCAD工具制作详细的行为模型,并结合详细的电路模拟(如PSpice),进而产生详细的功耗分析结果。虽然此方法可针对不同的功耗机制进行深入分析,但分析结果须转换成一套以MOSFET参数为基础的FOM,以用于新技术的研发。

  确认效益因数有助技术最佳化

  为使DC-DC转换中采用的MOSFET技术达成最佳化,首先须确定对目标应用的性能造成影响的关键元件参数为何。透过功耗机制分析得出的这些参数通常为一组关键效益因数(性能指标),在确认任何效益因数的有效性为实际限值(如可用尺寸和成本)时,功耗分析所采用的假设前提相当重要。表1列出了用于新的功率MOSFET技术研发的FOM。

  前三项性能指标已广泛用于评估技术的适用性,因此无须多作介绍,其仅用于告知设计工程师须尽可能减少单位面积上的RDS(on)值(即Sp.RDS(on)),以确保晶片在有限的封装尺寸内达成最高的功效。且对于特定的RDS(on),要尽量降低MOSFET电容CGS和CGD,以达成最低开关损耗。

  第四个FOM为COSS,与降低输出电容有关,其重要性将逐渐增加。原因来自两方面:第一,同步FET的闸极电荷损失已大幅降低,输出电容充放电时产生的电荷损耗水准已大致相当。第二,控制FET的QGD相当微小,以致于影响电压升降时间的因素为电路电感对输出电容进行充电的时间,而非电路提供所需闸控充电的能力。在此请特别注意,表1中未列出储存电荷Qrr,并非Qrr可忽略不计,而是因为采用与上述降低Sp.RDS(on)相同的技术使其获得改善,此技术包含提高单元密度(导因于本体偏置效应)和削减漂移区块等。

  设计一款高性能MOSFET须在特定的参数之间做出权衡。例如,欲改善RDS(on)×QGD,可透过加大单元间距、牺牲Sp.RDS(on)而完成,亦可透过增加一个连接源极的闸极遮罩、牺牲RDS(on)×QOSS而完成。为避免产生不符理想的元件结构,须综合这些FOM。此概念已被应用于生产综合加权同步FET(FET CWS)FOM,即综合考量闸极电荷和输出电容功耗的效应。此种FOM组合有助于对元件性能做出更精确的评估,此外,透过将转换电压和闸极驱动电压(VIN和VDR)合并后,QG和QOSS的相对重要性取决于应用方式,进而确保改善后的闸极电荷不会对输出电容产生不利影响,反之亦然。

  随着小尺寸封装晶片(如QFN3333)和多晶片产品(如DrMOS)的使用越来越为广泛,将低Sp.RDS(on)与低开关FOM相结合的确有其必要性。面积限制同步(Area Constrained sync, ACS)FET FOM组合即是透过降低RDS(on)以提高开关性能,因此须要比封装允许值更大的活动区域。请注意,该FOM不仅是一项单纯的性能指标,亦关系到该技术是否有能力达成各项性能指标在特定空间限制下所认定的潜能。因此,在进行技术比较时,须留意此点。

  在理想状态下,对于CWS和ACS FOM而言,QG应在VDS=0和VGS=4.5伏特的条件下进行测量。若无法达成上述条件,可根据闸极电荷曲线,利用公式1计算QG。公式中的QG1、QG2分别为VDS1和VDS2条件下测得的闸极电荷,此两点均取自于闸极电荷曲线中QGD的部分之后。

  QG=4.5V×(QG1-QG2)/(VDS1-VDS2)¨¨¨¨(公式1)

  输出电荷是一般资料手册中不会提及的另一参数,但使用者可根据输出电容进行估算。当转换电压为12伏特时,假设理想的pn接面电压为0.7伏特,则QOSS可用公式2计算,其中Vm用以表示测量COSS时的电压。

  QOSS=5.45×COSS(Vm)×(Vm+0.7)1/2¨¨(公式2)

  最终的目标是确保MOSFET不会因为电容性电流流过闸漏电容(CGD)而导致寄生性导通,当快速VDS瞬变电流产生时,CGD会向CGS电容器充电,致使其电压超过阈值。闸极回跳比率(Gate-bounce Ratio, GBr)即用于此目标;其本质在于,当漏极电压升至输入电压电平时,如果所有流经CGD电容器的电容性电流都流入MOSFET的CGS,这时,CGS电容器的电压仍必须低于电压阈值。此一比例可利用QGD1和QGS1的值从闸极电荷曲线中轻易取得,其中,QGD1是VDS=VIN(CGD彻底充电)和VDS=VGS(CGD已放电)之间的QGD部分,QGS1为VGS=0至电压阈值之间的QGS部分。

  对于控制FET方面而言,由于现代功率MOSFET的高增益特性,其电流升降时间由电路和源极电感决定,因此其余能耗则由电压升降时间决定,而这些时间则取决于QGD FOM。因此,单独为控制FET定义一个FOM组合并无实际益处。虽然CWS FOM可达成最佳化以应用于同步FET,也可用于判定COSS、CGD和CGS之间由于装置结构所产生的不利影响,但是要注意的是,由于现代元件的QGD相当低,因此,QGD不再是控制FET中功耗的主要因素。另外,由于控制FET的体积相对较小,基本上面积限制晶片尺寸的问题已不复存在,因此,采用面积受到限制的FOM亦无法增加优势。

  功率MOSFET结构各有优劣

  

 

  图1标示出目前常用的多种功率MOSFET元件结构。图1a中所示的高密度沟槽结构采用较低的Sp.RDS(on),但QG和QGD较高,因为此两个参数与单元密度成正比。此种结构通常用于开关损耗较无重要性的应用中(如电池保护)。可透过加大单元间距、于沟槽底部加上厚氧化膜以改善此结构的开关性能。

  图1 功率MOSFET结构

  因单元间距加大而导致的Sp.RDS(on)上升的问题,可针对MOSFET漂移区进行设计处理以解决,如图1b所示的场平衡结构。目前最常采用的结构为分裂闸极(或电荷平衡)沟槽MOSFET,如图1c所示。此种结构闸极的正下方采用一个连接源极的遮罩电极,既可降低QGD,且透过应用降低表面电场(RESURF)原理,漂移区的电阻降至最低。当然,此结构也有其缺点,其需要较高的单元密度(因此闸极电容较高)以获得RESURF状态;另外,采用连接源极的遮罩电极将产生额外的QG和QOSS,并增加制程的复杂程度。

  相反地,和沟槽结构相比,横向MOSFET结构(图1d)由于可采用RESURF技术且毋须增加单元密度,因此,可达成出色的QG和QGD FOM。但由于横向结构须要将漂移区纳入单元间距中,因此,可达成的单元密度较低,导致Sp.RDS(on)较低,进而影响到在小面积封装中为同步FET提供所需低RDS(on)的能力。

  为了克服现有功率MOSFET结构的缺点,目前已经开发出一种采用超级接面概念的新型结构。低压超级接面MOSFET元件的结构如图2所示,此结构采用N-type和P-type矽区域交替形成一个多重RESURF结构,换言之,相当于将横向MOSFET结构先平行放置后,再垂直摆放,进而获得RESURF结构。这种结构克服横向结构的单元间距限制,同时,在漂移区内达成RESURF无需如同以往分裂闸结构必须依赖增加单元密度,和在每个沟槽闸下方增加CDS和CGD电容器。完成真正为DC-DC转换量身打造的元件结构。

  

 

  图2 低压超级接面结构

  

采用QOSS与QG加权组合作为性能指标的优点如图3

[1] [2]

关键字:低压  接面结构  优化MOSFET

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2012/0211/article_14177.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
低压
接面结构
优化MOSFET

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved