SystemVerilog设计语言

2011-11-02 16:11:39来源: 互联网
  SystemVerilog是磨合来自于上述这些语言的设计与验证抽象和构造、并以一种实际的方式把它们集成在一起而产生的。它之所以产生了一种革命性的力量,是因为它是一种不断发展的和融合型的语言,而不仅仅只是各种标准的实现。

  为了更好地解决一些新出现的问题,业界往往会周期性地推出一些专用工具和语言。20世纪80年代,随着原理图适用性越来越差和综合方法变得可行起来,像 Verilog和VHDL这样的HDL设计获得了业界的认可。而在20世纪90年代,验证成为了IC设计的瓶颈,此时又出现了Vera和“e”之类的 HVL语言来解决这个问题。SystemC的出现是为了解决系统级设计问题。形式技术则为属性规范语言提供了发展动力。虽然上述每种工具和语言都推进了各自特定领域的技术进步,但仅仅提高了特定设计环节的设计效率。

  此外,这些新的语言还创造了一些限制设计效率的人为界线和障碍。首先表现在学习曲线上:虽然这些语言大多数可以在一周内学会,但通常要花数月的时间才能达到熟练应用的程度。虽然HVL和HDL具有一些重叠的概念,但采用的语法和语义却有细微的差别。

  与系统级、覆盖率、RTL、测试平台以及属性相关的工具的修补工作导致了性能下降、不必要的数据混乱、以及不兼容的应用编程接口或版本。验证工作所花的时间仍要比设计本身多得多。

  SystemVerilog语言消除了这些障碍,并将设计和验证所需的语言组合成一种语言。而且,除了一个很小的例外(一个排外构造)外,SystemVerilog还是Verilog 2001的一个超集。因此,目前的Verilog用户使用SystemVerilog应该是没有任何问题的。SystemVerilog一问世就拥有很大的安装基数、以及大量承诺支持它的供应商,这一切都预示着SystemVerilog会有良好的市场接纳前景。

  SystemVerilog 与Verilog有许多重要的区别。首先,SystemVerilog提供了一个完整的仿真模型:它将每个时隙细分成11个有序的段,并规定了每个这样的段内必须发生的事件。这样就可以避免在仿真包含反应性测试平台、覆盖率分析工具和相互作用的第三方C模型在内的模型时发生某些不确定性。 SystemVerilog可以提供设计师最需要的很好的确定性。

  第二,像C++语言所具有的一些功能,包括结构、类、C数据类型、动态存储器分配和动态进程等,使SystemVerilog更适合测试平台的开发和系统级建模。第三,仿真和静态验证工具可以使用相同的声明集合。

  最后,还需要说明的是,接口在SystemVerilog中扮演着一个很重要的角色。接口可以被单独定义,可以包含有关它们行为的声明,还可以在整个设计中复用。因此所产生的代码更紧凑,具有更好的可读性和鲁棒性。

关键字:SystemVerilog

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2011/1102/article_12821.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
SystemVerilog

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved