静态RAM结构组成原理图

2011-09-13 22:33:18来源: 互联网

图2.2 (1)静态RAM结构组成原理图

静态RAM的结构组成原理图如图2.2(1)所示,存储体是一个由64×64=4096个六管静态存储电路组成的存储矩阵。在存储矩阵中,X地址译码器输出端提供X0~X63计64根行选择线,而每一行选择线接在同一行中的64个存储电路的行选端,故行选择线能同时为该行64个行选端提供行选择信号。Y地址译码器输出端提供Y0~Y63计64根列选择线,而同一列中的64个存储电路共用同一位线,故由列选择线可以同时控制它们与输入/输出电路(I/O电路)连通。很显然,只有行、列均被选中的某个单元存储电路,在其X向选通门与Y向选通门同时被打开时,才能进行读出信息和写入信息的操作。

图中所示的存储体是容量为4K×1位的存储器,因此,它仅有一个I/O电路。如果要组成字长为4位或8位的存储器,则每次存取时,同时应有4个或8个单元存储电路与外界交换信息,这种存储器中,将列按4位或8位分组,每根列选择线控制一组的列向门同时打开;相应地,I/O电路也应有4个或8个。每一组的同一位,共用一个I/O电路。通常,一个RAM芯片的存储容量是有限的,需要用若干片才能构成一个实用的存储器。这样,地址不同的存储单元,可能处于不同的芯片中,因此,在选择地址时,应先选择其所属的芯片。对于每块芯片,都有一个片选控制端(),只有当片选端加上有效信号时,才能对该芯片进行读或写操作。一般,片选信号由地址码的高位译码产生.

关键字:静态  RAM  原理图

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2011/0913/article_11726.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
静态
RAM
原理图

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved