TTL与非门电路及TTL与非门的技术参数

2011-07-25 21:59:13来源: 互联网
基本TTL反相器不难改变成为多输入端的与非门 。它的主要特点是在电路的输入端采用了多发射极的BJT ,如下图所示。器件中的每一个发射极能各自独立地形成正向偏置的发射结 ,并可促使BJT进人放大或饱和区。两个或多个发射极可以并联地构成一大面积的组合发射极。

  下图是采用多发射极BJT用作3输入端TTL与非门的输入器件的一个实例。当任一输入端为低电平时,T1的发射结将正向偏置而导通,T2将截止。结果将导致输出为高电平。只有当全部输入端为高电平时
,T1将转入倒置放大状态,T2和T3均饱和,输出为低电平。

TTL与非门的技术参数

1.传输特性

  各种类型的TTL门电路,其传输特性大同小异,正如前面已经讨论过的,这里不再讨论。

2.输入和输出的高、低电压

3.噪声容限

  噪声容限表示门电路的抗干扰能力。
  二值数字逻辑电路的优点在于它的输入信号允许一定的容差。
  高电平噪声容限:VNH=VOH-VIH=2.4V-2V=0.4V
  低电平噪声容限:VNL=VIL-VOL=0.8V-0.4V=0.4V

4.扇入与扇出数

  扇出数--门电路所能带负载个数,与非门输出端最多能接几个同类的与非门。
  扇出数No取决于负载类型
      灌电流负载:负载电流从外电路流入与非门
      拉电流负载:负载电流从与非门流向外电路
①灌电流工作情况
  下图表示TTL与非门的灌电流负载的情况。图中左边为驱动门,右边为负载门,当驱动门的输出端为逻辑0(低电压VOL)时,负载门由电源VCC通过Rb1、T1的发射结和输入端有电流IIL灌人驱动门T3的集电极,这就是灌电流负载的由来。不难理解,当负载门的个数增加时,总的灌电流IIL将增加,同时也将引起输出低电压VOL的升高。前已述
及TTL门电路的标准输出低电压VOL=0.4V,这就限制了负载门的个数
。在输出为低电平的情况下,所能驱动的同类门的个数由下式决定:


②拉电流工作情况
  当驱动门的输出为高电平时 ,将有电流IIH。从驱动门拉出而流至负载门。当负载门的个数增多时,必将引起输出高电压的降低,但不得低于标准高电压的低限值VIH=2V。这样,输出为高电平时的扇出数可表示如下:

  通常基本的TTL门电路,其扇出数约为10 ,而性能更好的门电路的扇出数最高可达30~50。
  一般TTL器件的数据手册中,并不给出出数 ,而须用计算或用实验的方法求得,并注意在设计时留有余地,以保证数字电路或系统能正常地运行
  通常,输出低电平电流IOL大于输出高电平电流IOH,NOL不等于NOH
,因而在实际工程设计中,常取二者中的最小值。

例:试计算基本的TTL与非门7410带同类门时的扇出数。

解:
  (1)从TTL数据手册可查到7410的参数如下:

IOL=16mA,IIL=-1.6mA
IOH=16mA,IIH=-1.6mA

  数据前的负号表示电流的流向,对于灌电流取负号,计算时只取绝对值。
  (2)根据式(2.4.14)可计算低电平输出时的扇出数

  (3)根据式(2.4.I5)可计算高电平输出时的扇出数

  可见这时NOL=NOH。如前所述,若NOL=NOH。则取较小的作为电路的扇出数。
  扇入数NI取决于TTL门电路的输入端个数。

5.传输延迟时间

  这是一个表征门电路开关速度的参数,意味着门电路在输入脉冲波形的作用下,其输出波形相对于输入波形延迟了多长时间。
  假设在门电路的输入端加入一脉冲波形、其幅度为0~VCC(单位为V)。相应的的输出波形如下图所示。通常门电路输出由低电平转换高电平或者由高电平转换到低电平所经历的时间分别用tPLH和tPHL表示,有时也采用平均传输延迟时间这一参数,即tPd=(tPLH+tPHL)/2。


6.功耗

  功耗是门电路重要参数之一。
  功耗有静态和动态之分。
  所谓静态功耗指的是当电路没有状态转换时的功耗,即与非门空载时电源总电流ICC与电源电压VCC的乘积。
  当输出为低电平时的功耗称为空载导通功耗PON
  当输出为高电平时的功耗称为截止功耗POFF
  PON总比POFF大。
  至于动态功耗,只发生在状态转换的瞬间,或者电路中有电容性负载时,例如TTL门电路约有5PF的输入电容,由于电容的充、放电过程,将增加电路的损耗。
  对于TTL门电路来说,静态功耗是主要的。

7.延时一功耗积

  理想的数字电路或系统,要求它既具有高速度,同时功耗又低。在工程实践中,要实现这种理想情况是较难的。高速数字电路往往需要付出较大的功耗为代价。一种综合性的指标叫做延时一功耗积,用符号DP表示,单位为焦耳,即DP=tPdPD
  式中tpd=(tPLH+tHL)/2,PD为门电路的功耗,一个逻辑门器件的DP的值愈小,表明它的特性愈接于理想情况。

8. TTL集成门电路的封装


(a)


(b)

  图(a)为14脚TTL集成门电路的封装图,图(b)为其内部结构图。

关键字:TTL

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2011/0725/article_11084.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved