TTL或非门、集电极开路门和三态门电路

2011-07-25 21:58:42来源: 互联网

TTL或非门、集电极开路门和三态门电路

1.TTL或非门

  下图为TTL或非门的逻辑电路及其代表符号。

  由图可见 ,或非逻辑功能是对TTL与非门的结构改进而来,即用两个 三极管T2A和T2B代替T2
  若两输入端为低电平,则T2A和T2B均将截止 ,iB3=0,输出为高电平。
  若A、B两输入端中有一个为高电平 ,则T2A或T2B将饱和 ,导致iB3>0,iB3便使T3饱和 ,输出为低电平。这就实现了或非功能。即

2.集电极开路门

  在工程实践中将两个门的输出端并联以实现与逻辑的功能称为线与。
  考察下图所示的情况。当将图中所示的两个逻辑门的输出连接在一起,并且当第一个门的输出为高电平(第一个门的T4导通),第二个门的输出为低电平(第二个门的T3导通)时,正如图中红线所示将出现一个大电流通道,很可能导致晶体管的损坏。

  为了避免线与时的产生大电流,可以采用集电极开路门(简称OC门)来解决 。所谓集电极开路是指从TTL与非门电路的推挽式输出级中删去电压跟随器,如下图所示:

  对于一个两输入端的OC门,其在电路中的符号可用下图来表示:

  为了实现线与的逻辑功能,可将多个门电路输出管T3的集电极至电源VCC之间,加一公共的上拉电阻RP,如下图所示。为了简明起见,图中以两个OC门并联为例,其中图标“”表示集电极开路之意。

   

  上拉电阻Rp的值可以这样来计算,主要考虑OC门必须驱动一定的拉电流或灌电流负载。有关这两类负载的概念前已讨论,这里仍然适用 ,所不同的是驱动门是由多个TTL门的输出端直接并联而成。当OC门中的一个TTL门的输出为低电平 ,其他为高电平时,灌电流将由一个输出BJT(如T1或T2)承担 ,这是一种极限情况,此时上拉电阻RP具有限制电流的作用。为保证IOL不超过额定值IOL(max),必须合理选用RP的值。例如VCC=5V,RP=1kΩ,则IOL=5mA。
  另一方面,由于门电路的输出、输入电容和接线电容的存在,RP的大小必将影响OC门的开关速度。RP的值愈大,负载电容的充电时间常数亦愈大,因而开关速度愈慢。RP的最小值RP(min)可按下式来确定

RP的最大值RP(max)可按下式来确定:

  实际上,RP的值选在RP(min)和RP(max)之间,并且选用靠近RP(min)的标准值。

  例:设TTL与非门74LS01(OC)驱动8个74LS04(反相器),试确定一合适大小的上拉电阻RP,设VCC=5V。

  由以上计算可知Rp的值可在985Ω至18.75kΩ之间选择 。为使电路有较快的开关速度,可选用一标准值为1kΩ的电阻器为宜。
  集电极开路门除了可以实现多门的线与逻辑关系外,还可用于直接驱动较大电流的负载。

3.三态与非门(TSL)

  利用OC门虽然可以实现线与的功能,但外接电阻Rp的选择要受到一定的限制而不能取得太小,因此影响了工作速度。同时它省去了有源负载,使得带负载能力下降。为保持推拉式输出级的优点,还能作线与联接,人们又开发了一种三态与非门,它的输出除了具有一般与非门的两种状态,即输出电阻较小的高、低电平状态外,还具有高输出电阻的第三状态,称为高阻态,又称为禁止态。

  一个简单的TSL门的电路如上图所示。其中CS为片选信号输入端,A、B为数据输入端。
  当CS=1时,TSL门电路中的T5处于倒置放大状态 ,T6饱和,T7截止,即其集电极相当于开路。此时输出状态将完全取决于数据输入端A、B的状态,电路输出与输入的逻辑关系与一般与非门相同。这种状态称为TSL的工作状态。
  当CS=0时T7导通,使T4的基极钳制于低电平。同时由于低电平的信号送到T1的输入端,迫使T2和T3截止 。这样T3和T4均截止,门的输出端L出现开路,既不是低电平,又不是高电平 ,这就是第三工作状态。这样,当CS为高电平时,TSL门的输出信号送到总线 ,而当CS为低电平时,门的输出与数据总线断开,此时数据总线的状态由其他门电路的输出所决定。

七、改进型TTL门电路——抗饱和TTL电路

  抗饱和TTL电路是目前传输速度较高的一类TTL电路。这种电路由于采用肖特基势垒二极管SBD钳位方法来达到抗饱和的效果 ,一般称为SBDTTL电路(简称STTL电路),其传输速度远比基本TTL电路为高。

肖特基势垒二极管的工作特点如下:
  (1)它和PN结一样,同样具有单向导电性,这种铝-硅势垒二极管导通电流的方向是从铝到硅。
  (2)AL-SiSBD的导通阈值电压较低,约为0.4~0.5V ,比普通硅PN结约低0.2V。
  (3)势垒二极管的导电机构是多数载流子 ,因而电荷存储效应很小。
  根据前面的学习,我们已经知道,BJT工作在饱和时 ,发射结和集电结都处在正向偏置,集电结正向偏置电压越大,则表明饱和程度越深。
  为了限制BJT的饱和深度,在BJT的基极和集电极并联上一个导通阈值电压较低的肖特基二极管,如下图所示。

  当没有SBD时,随着基级电压的升高,电流沿着蓝线方向流动。由于SBD的作用,当基级电压大于0.4V时, SBD首先电导通,电流沿着红线方向流动(如下图所示),从而使T的基极电流不会过大(而且使T的集电结正向偏压将被钳制在0.4V左右),因此SBD起到抵抗过饱和的作用,因而又将这种电路称为抗饱和电路,使电路的开关时间大为缩短。

  下图为肖特基TTL(STTL)与非门的典型电路。与基本TTL与非门电路相比,作了若干改进。在基本的TTL电路中 ,T1、T2和T3工作在深度饱和区,管内电荷存储效应对电路的开关速度影响很大。现在除T4外,其余的BJT均采用SBD钳位,以达到明显的抗饱和效果。其次,基本电路中的所有电阻值这里几乎都减半。这两项改进导致门电路的开关时间大为缩短。由于电阻值的减小也必然会引起门电路功耗的增加。

  

STTL门电路还有以下三点对基本TTL电路的性能作了改进:
  (1)二极管D被由T4和T5所组成的复合管所代替,当输出由低电平向高电平过渡时,由于复合管电路的电流增益很大,输出电阻很小
,从而减小了电路对负载电容的充电时间。
  (2)电路输入端所加的SBD—DA和DB,用来减小由门电路之间的连线而引起的杂散信号。
  (3)基本电路中的Re2(1kΩ)改为由T6与Rc6 、Rb6的组合电路所代替。这个组合电路是有源非线性电阻。当其两端的电压(发射极e2对地)较低时,呈现很大的电阻,而当其两端的电压达到0.7V左右时,则呈现很小的电阻。这样,当与非门的全部输入端由低电平转向高电平时,有源电阻开始不导通使T3很快达到饱和;反之,当电路的全部输入端(或其中之一)由高电平转向低电平时,T2和T3将截止,由于T3饱和时,VBE=0.7V,在转换开始的瞬间,有源电阻的阻值很小
T3基区存储的电荷通过此低阻回路很快消散。由于这个缘故,有源非线性电路称为有源下拉电路 ,它与有源上拉电路是对应的 。意即将 VBE3从0.7 V很快拉到0V,从而使输出电压很快升高,即提高了开关速度。

  基于上述特点,STTL与非门具有较为理想的传输特性。与基本TTL反相器的传输特性相比,C点不再存在了,由B点直接下降到D点,即传输特性变化非常陡峭,见下图。

  除典型的肖特基型(STTL)外,尚有低功耗肖特基型(LSTTL)、先进的肖特基型(ASTTL),先进的低功耗型(ALSTTL)等,它们的技术参数各有特点,是在TTL工艺的发展过程中逐步形成的。

TTL门电路的各种系列的性能比较

类型
基本的TTL(74系列)
肖特基TTL(74S系列)
低功耗肖特基TTL(74S系列)
先进的肖特基TTL(74AS系列)
先进的低功耗肖特基TTL(74ALS系列)
参数
tpd/ns
10
3
9
1.5
4
PD/mW
10
20
2
20
1
DP/pJ
100
60
18
30
4

关键字:TTL

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2011/0725/article_11083.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读

小广播

独家专题更多

TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved