组合逻辑电路中的竞争冒险

2011-07-25 21:42:20来源: 互联网
前面分析组合逻辑电路时,都没有考虑门电路的延迟时间对电路产生的影响。实际上,从信号输入到稳定输出需要一定的时间。由于从输入到输出的过程中,不同通路上门的级数不同,或者门电路平均延迟时间的差异,使信号从输人经不同通路传输到输出级的时间不同
。由于这个原因,可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。

一、产生竞争冒险的原因

  首先来分析下图所示电路的工作情况,可以建立竞争冒险的概念

 

  在图中,与门G2的输入是A和两个互补信号。由于G1的延迟,的下降沿要滞后于A的上升沿,因此在很短的时间间隔内,G2的两个输入端都会出现高电平,致使它的输出出现一个高电平窄脉冲(它是按逻辑设计要求不应出现的干扰脉冲),见图中的波形部分所示。与门G2的2个输入信号分别由G1和A端两个路径在不同的时刻到达的现象,通常称为竞争,由此而产生输出干扰脉冲的现象称为冒险。
  下面进一步分析组合逻辑电路产生竞争冒险的原因。

  设有一个逻辑电路如上图所示,其工作波形如下图所示。它的输出逻辑表达式为。由此式可知,当A和B都为1时,L=1,与C的状态无关。但是,由波形图可以看出,在C由1变0时,C由0变1有一延迟时间,在这个时间间隔内,G2和G3的输出AC和同时为0,而使输出出现一负跳变的窄脉冲,即冒险现象。这是产生竞争冒险的原因之一,其他原因这里不作详述。

  由以上分析可知,当电路中存在由反相器产生的互补信号,且在互补信号的状态发生变化时可能出现冒险现象

二、消去竞争冒险的方法

  针对上述原因,可以采取以下措施消去竞争冒险现象。

1.发现并消掉互补变量

  例如,函数式,在B=C=0时,
。若直接根据这个逻辑表达式组成逻辑电路,则可能出现竞争冒险。可以将该式变换为,这里已将消掉。根据这个表达式组成逻辑电路就不会出现竞争冒险。

2.增加乘积项

  对于下图中所示的逻辑电路(a),可以根据逻辑代数中的常用恒等式,在其输出逻辑表达式中增加乘积项AB。这时,
,对应的逻辑电路如图(b)所示。由前面的分析可知,出现负跳变窄脉冲处,正是A和B均为1时。显然,对于图(b)所示电路,当A=B=1时,G5输出为1,G4输出亦为1,这就消除了C跳变时对输出状态的影响,从而消去了竞争冒险。


(a)


(b)

3. 输出端并联电容器


  如果逻辑电路在较慢速度下工作,为了消去竞争冒险,可以在输出端并联——电容器,其容量为4~20pF之间,比如可以在右图的电路的输出端并联一个电容C,如下图所示。由于或门G4存在——输出电阻R0,致使输出波形上升沿和下降沿的变化变得比较缓慢。因此对于很窄的负跳变脉冲起到平滑的作用,如下图中的波形所示。显然,这时在输出端不会出现逻辑错误。

关键字:组合  组合逻辑  组合逻辑电路  逻辑

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2011/0725/article_11061.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
组合
组合逻辑
组合逻辑电路
逻辑

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved