基本触发器的逻辑结构和工作原理

2011-06-11 23:08:58来源: 互联网

基本触发器的逻辑结构如图13-1所示。它可由两个与非门交叉耦合构成,图13-1(a)是其逻辑电路图和逻辑符号,也可以由两个或非门交叉耦合构成,如图13-1(b)所示。

图13-1 基本触发器逻辑结构及逻辑符号

现在以两个与非门组成的基本触发器为例分析其工作原理。
在图13-1(a)中,A和B是两个与非门,它可以是TTL门,也可以是CMOS门。Q和是触发器的两个输出端。当Q=0,=1时,称触发器状态为0,当Q=1,=Q时,称触发器状态为1。触发器有两个输入端SR、,字母上的非号表示低电平或负脉冲有效(在逻辑符号中用小圆圈表示)。根据与非逻辑关系可写出触发器输出端的逻辑表达式:

根据以上两式,可得如下结论:

持续时间相同,并且同时发生由0变到1,则两个与非门输出都要由1向0转换,这就出现了所谓的竞争现象。假若与非门A的延迟时间小于B门的延迟时间,则触发器将最终稳定在Q=0,=1的状态。因此,在而且又都同时变为1时,电路的竞争使得最终稳定状态不能确定。这种状态应尽可能避免。但假若后,不是同时恢复为1,那么最后稳定状态的新状态仍按上述①或②的情况确定,即触发器或被置0或被置1。图13-2所示为基本触发器的工作波形。图中虚线部分表示不确定。

由上述分析可见,两个与非门交叉耦合构成的基本触发器具有置0、置1及保持功能。通常称为置1端,因为=0时被置1,所以是低电平有效。为置0端,因为=0时置0,所以也是低电平有效。基本触发器又称置0置1触发器,或称为RS触发器。

需要强调的是,当=0,=1,触发器置1后,如果由0恢复至1,即=1,=1,触发器保持在1状态,即Q=1。同理,当=1,=0时,触发器置0后,由0恢复至1,即=1,=1时,触发器保持在0状态,即Q=0。这一保持功能和前面介绍的组合电路是完全不同的,因为在组合电路中,如果输入信号确定后,将只有唯一的一种输出。

关键字:触发器

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2011/0611/article_9872.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
触发器

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved