降低电感磁芯损耗的解决方案

2011-05-08 23:18:02来源: 互联网
您是否有过为降压稳压器充电、进行满功率测试,随后在进行电感指端温度测试时留下了永久(烫伤)印记的经历呢?或许过高的磁芯损耗和交流绕组损耗就是罪魁祸首。在 100-kHz 开关频率下,一般不会出现任何问题,这是因为磁芯损耗约占总电感损耗的 5% 到 10%。因此,相应的温升才是问题所在。一般而言,选择电感时,只需计算出最大负载电流,通过容许 20% 纹波电流来建立电感。由于磁芯损耗微不足道,因此会出现类似于产品说明书中所示的温升。然而,随着开关频率上升至 500 kHz 以上,磁芯损耗和绕组交流损耗可以极大地减少电感中的容许直流电流。使用 20% 纹波电流来计算电感,可带来相同的磁芯材料通量激增,其与频率无关。磁芯损耗方程式的一般形式为:

  Pcore = K × F1.3。因此,如果频率 (F) 从 100 kHz 升至 500 kHz,则磁芯损耗便为原来的 8 倍。图 1 显示了这种上升情况,还描述了随磁芯损耗上升而下降的容许铜线损耗。100 KHz时,大多数损耗存在于铜线中,同时利用全直流额定电流是可能的。更高频率时,磁芯损耗变大。由于总容许损耗由磁芯损耗与铜线损耗之和决定,因此铜线损耗必须在磁芯损耗上升时降低。这种情况一直持续到各损耗均相等。最佳情况是,在高频率下损耗稳定保持相等,并允许从磁结构获得最大输出电流。

1 0.5 MHz以上,磁芯损耗大大降低了有效传导损耗。图 1 和图 2 均基于固定磁芯体积和绕组面积,仅匝数可变。图 2 显示了图 1 所示磁芯损耗的电感和容许直流电流。1.3 MHz以下时,电感与开关频率成反比关系。电感在1.3 MHz 附近达到最小值。该频率以上,则必须升高电感来限制磁芯通量,从而将磁芯损耗控制在总损耗的 50%。该电感的额定电流也同时被计算出来。低频率时,磁芯损耗并不大,额定电流由绕组的功率损耗决定。下列方程式中,匝数与频率平方根的倒数成正比,因此频率升高 2 倍(电感降低一半)得到 0.707 匝数。L = μ × A × N2/lm 这种情况会以两种方式影响绕组电阻。匝数减少 30%,而每一匝的可用面积却增加了41%。由于绕组电阻与匝数/匝面积相关,因此电阻随频率上升而线性下降,例如:在本例中电阻下降 2 倍。较高频率时,磁芯损耗开始限制容许铜线损耗,直到达到它们相等的点为止。在这一点上,通过增加更多匝数以及升高绕组电阻,使电感上升来降低通量。这样,电感额定电流减少。因此,从电感尺寸角度来说获得了最佳频率。
图2 磁芯损耗限制峰值功率

  总之,增加开关频率会缩小磁芯尺寸的看法是正确的,但仅限于磁芯损耗和交流 绕组损耗等于铜线损耗的点上。过了这个点,磁芯尺寸实际上会增加。另外,设计人员需要注意的是,在有许多高开关频率产品可供选择的今天,一些相应的应用手册中并没有清楚地注明过高磁芯损耗存在的一些潜在问题。

关键字:降低  电感  磁芯

编辑:神话 引用地址:http://www.eeworld.com.cn/mndz/2011/0508/article_8366.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
降低
电感
磁芯

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved