用ADS实现一个2.38 GHz全集成化低噪声放大器

2010-02-23 10:57:16来源: 现代电子技术

  1 引 言

  目前,在高达数GHz的RF频段范围内,广泛使用的是GaAs MESFET LNAs,其优点是能够在功率增益高达20 dB的同时,使声系数低至大约1 dB。但随着CMOS电路技术的成熟,近来对RF CMOS电路元件的研究成果越来越多,在无线通信系统上也已经实现了SoC化。如果CMOS制造技术能克服噪声大,功率损耗大等缺点,凭借其低廉的价格,CMOS LNAs将有可能在数GHz的RF频段范围内,逐渐取代GaAs MESFET LNAs。

  由于LNAs通常位于整个接收电路的第一级,由式(1)可以看出,第一级的LNAs对于接收电路有很大的影响。所有在设计LNA电路时,应考虑降低噪声,提高增益,输入输出阻抗匹配,降低功率损耗,提高线性度等重要因素。

  2 低噪声放大器电路设计

  如图1所示,设计一个cascode型输入的低噪声放大器。图中Ls及Lg用来实现输入阻抗匹配,而调整Ld和Cout可以实现输出阻抗匹配。Cin可以用来阻止输入端的直流信号。

  从输入部分电路可以计算出输入阻抗为:

  调整Ls使得输入阻抗Zin实部为50 Ω,再调整Lg使得Zin虚部为0。如此即可调出Ls和Lg来实现电路的输入阻抗。但是由于分布参数的影响,Ls和Lg的值还必须代入仿真软件做进一步调整。

  对于放大器的输出,由于放大器使用LC并联电路作为负载,所以当LC谐振在2.38 GHz时,理想的LC电路应呈现出开路状态,此时负载最大,增益也最大。但是电路的增益仍然受到电感和电容的Q值影响,所以在进行软件仿真时还需通过调整电感电容值来调整LNA的中心频率。

  3 本LNA中无源器件的结构

  由于此设计采用全集成化设计,所以无源器件都用CMOS工艺制作在芯片内部,即内嵌式(on-chip)。

  3.1 电感结构

  此电路中电感采用内嵌式螺旋电感。采用内嵌式电感可以节约面积,提高电路集成度,但是却牺牲了Q值,并且在CMOS工艺中电感的制备比较难以控制,所以在实际layout时将螺旋电感的中心拿掉,因为越接近核心,电荷密度越大,但核心部分对电感值的贡献不大,中心去掉不会对整个电感有太大影响,还可以提高Q值。

  3.1.1 电容结构

  此电路中采用MIM(metal-insulator-metal)电容,是平板电容的一种变形,如图3所示。这种电容的好处是容值较为固定,并且结构简单。相比一般平板电容,在上下级板中间多了一层CTM(Capacitor TopMetal)层,可以通过缩短两极板之间的距离来提高容值或缩小电容所占面积。

  3.1.2 电阻结构

  在当前的CMOS工艺中,根据不同的材料和制备工艺,常用的电阻有Well电阻、Poly电阻、Diffusion电阻和Metal电阻。各种电阻的导电层特性如下:

  在设计的时候要注意,制作时电阻值越小误差越大,所以材料选择、使用面积和阻值误差等要综合考虑。

  4 仿真设计

  (1)确定设计目标。本文中电路工作在蓝牙系统中,工作频率为2.38 GHz,设计一个超低噪声以及超高增益的LNA电路。

  (2)设计电路结构。本电路基本结构为cascode单级放大电路,再加上一些周边的匹配电路和电压偏置电路来构成LNA电路。

  (3)本文使用安捷伦ADS系统来做高频仿真,使用0.25μm的RF模型。主要仿真S参数、噪声系数、线性度、功率增益等LNA电路的重要参数。

  (4)根据0.25μm制造工艺的layout规则来设计电路中的各个元件,并且尽量做到电路对称。

  5 仿真结果

  本文电路使用0.25μm制造工艺,电源电压2.5 V,工作频率2.38 GHz的全集成化单端LNA电路。

  5.1 S参数仿真

  图4是此电路在ADS中的仿真结果,图4(a)中S11是电路输入反射系数,为-12.203 dB;图4(b)中S12为电路的隔绝度(isolation),避免LNA下一级的反射信号影响到LNA输入端的信号,本电路中为-24.67 dB;图4(c)中S21表示电路的功率增益,其值为20.47 dB;图4(d)中S22为输出反射系数,大约为-22.33 dB。

  5.2 线性度仿真

  一般来说,一个系统的线性度越高越好,但是电路中含有晶体管等非线性有源器件,所以在LNA电路工作在较高功率时,输出会产生非线性失真。在仿真时,为了表示线性度,定义出一个1 dB点,表示输出相比输入压缩了1 dB。由图5中可以看出,1 dB点出现的越靠后,说明线性度越好。本电路仿真出的1 dB点在-25 dBm的位置。

  5.3 噪声系数仿真

  噪声系数是关系到一个放大器性能好坏的重要参数,其定义为输入信噪比和输出信噪比的比值:

  其中:So为输出端的信号功率,Si为输入端的信号功率,Ni为输入端的噪声功率,No为输出端的噪声功率。图6为本电路仿真的噪声系数,大约为1.54 dB。

  6 结语

  设计射频电路的LNA,在开始设计的时候就要考虑很多因素,例如为了提高增益,便要增加功率消耗,为了与下一级耦合,可能会影响整个LNA性能。通过综合的平衡,才能设计出满足不同性能需求的低噪声放大电路。本文设计的电路,在提供20 dB高增益的同时,只有1.5 dB的噪声系数,达到了设计要求。

关键字:ADS  CMOS  低噪声放大器  全集成化放大器  功率增益  

编辑:金海 引用地址:http://www.eeworld.com.cn/mndz/2010/0223/article_2071.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
ADS
CMOS
低噪声放大器
全集成化放大器
功率增益

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved