安森美推出带LVDS接口的晶体振荡器模块

2009-09-23 10:35:36来源: 电子工程世界

  日前,安森美半导体(ON Semiconductor)扩充PureEdge高精度晶体振荡器(XO)时钟模块系列,新的高精度器件提供百万分之±50(即±50 ppm)的总频率稳定度,符合下一代低压差分信令(LVDS)及低压正射极耦合逻辑(LVPECL)设计的时钟产生要求。 

时钟模块

  NBXzzzzzz系列单频和双频模块分别提供超低抖动、超低相位噪声的LVDS和LVPECL差分输出,应用领域包括高速局域网(LAN)和广域网(WAN)网络设备、电信基站、存储系统及高端计算平台中的频率控制及高精度时钟树。

  所有新模块均使用低频高Q值基本模式晶体及模拟锁相环(PLL)乘法器,提供高精度的单输出或双输出频率。集成的输出单边带(SSB)位于12千赫(kHz)与20兆赫(MHz)之间时,典型额定均方根(RMS)相位抖动仅为0.5皮秒(ps)。单频模块的输出频率选择包括161.13 MHz、175.00 MHz、187.50 MHz、340.00 MHz、425.00 MHz和622.08 MHz。双频模块提供106.25 MHz/ 212.50 MHz、125 MHz/250 MHz、155.52 MHz/311.04 MHz、156.25 MHz/312.50 MHz和200.00 MHz/400.00 MHz的输出频率供用户选择。因此,设计人员能够优化模块选择,用于多种专门协定,包括以太网、千兆位以太网(GbE)、1x/2x光纤信道、串行ATA(SATA)、同步光网络(SONET)/同步数字体系(SDH)及PCIe。

  安森美半导体定制工业及时序产品业务部总监Ryan Cameron说:“安森美半导体最新的PureEdge时钟模块提供多种工作条件下的高精度,精度及可靠性更符合新的及新兴的LVDS和LVPECL时钟树设计的需求。此外,这些基于硅片的器件比传统基于石英的选择更易于制造,且灵活性更高,性能也更佳,而交货周期亦更短,使原设备制造商(OEM)可降低成本,而不影响性能。”

  所有这些新模块采用2.5伏(V)和3.3 V输入电压工作,采用密封式5.0 mm x 7.0 mm x 1.90 mm陶瓷CLCC-6表面贴装(SMD)封装

关键字:LVDS接口  PureEdge  晶体振荡器

编辑:金海 引用地址:http://www.eeworld.com.cn/mndz/2009/0923/article_1763.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
LVDS接口
PureEdge
晶体振荡器

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved