带辅助DAC的双路Σ-Δ转换器的原理及应用

2009-09-15 15:27:14来源: 国外电子元器件

  1. 内部框图

  AD公司新近推出的这种带辅助DAC的双路Σ-Δ模数转换器,是一个完整的15位CMOS模数转换器件。它采样速率高,功耗低,且输入端兼有信号处理功能,接收通道上的两个带数字滤波器的Σ-Δ型ADC合用一个能隙参考基准。控制DAC可执行AFC的功能,其它辅助功能可以从辅助串行端口获得,以满足器件多方面的性能要求。

  图1所示为AD7729的内部框图。AD7729主要有两大部分组成:模数转换器和辅助数模转换器。模数转换器由Σ-Δ型ADC、数字滤波器、偏移调整和主串行通讯接口组成;数模转换器由10位辅助DAC、输出缓冲器和辅助串行接口组成。

AD7729的内部框图

  1.1 模数转换器

  模数转换器部分有I和Q两个通道,分别由一个开关电容滤波器和一个15位的ADC组成。片内的数字滤波器对系统的性能起着关键作用,它们的幅频和相频响应特性保证了相邻通道间的相互干扰有极好的抑制性。

  a. Σ-Δ型ADC

  开关电容滤波器以13MHz的速率对接收的模拟量进行采样,其频率响应如2(a)所示。接收通道上的另一个数字滤波器的时钟频率为6.5MHz,其频率响应特性如图2(b)所示。两滤波器对应的综合频率响应如图2(c)所示。AD7729的接收通道采用了Σ-Δ转换技术,在片内实现系统滤波,从而保证了I和Q 端15位的高精度输出。具体工作过程是用一个充电平衡的调制器以6.5MHz的速度对开关电容滤波器的输出进行采样,并将其转化成数字脉冲串。过高的过采样速率能分散0?.25MHz的量化噪音,并使它在所关心的频带中减小。然后用一高阶的调制器对噪音频谱整形。再利用数字滤波器对带外噪音进行处理,并同时把数字脉冲转化成并行的15位二进制数据。

片内滤波器的频率响应

  b. 数字滤波器

  它有288个抽头,建立时间为44.7μs。我们已介绍了它的两个重要功能:系统的滤波功能和消除带外量化噪音功能。由此可以看出,它有两点优于模拟滤波器:首先,由于它位于ADC之后,消除A/D转化过程中产生的噪音;其次,它不仅消除了低通的振铃,同时还保证了线性相位响应。虽然这些功能都是模拟滤波器很难达到的,但模拟滤波器却消除了A/D转化前信号中所带的噪音。由于噪音的波峰有使模拟调制解调器达到饱和的危险,AD7729专门为调制器和滤波器设置了一个超范围裕度,允许有100mV的超范围漂移。

  1.2 数模转换器

  a.辅助控制功能

  该功能是由辅助DAC来实现的。它由几个高阻抗电流源组成,后接很轻的负载以保证它的直流精度。辅助DAC带有输出放大器,可以允许10kΩ的负载电阻。DAC的模拟输出为2VREFCAP/32+(2VREFCAP-2VREFCAP/32)×DAC/1023 。其中:VREFCAP是参考电压。DAC是所要输出的数字信号。

  b.参考电压和串行端口

  REFCAP是一个能隙参考基准,不仅噪音低,还可为ADC和辅助DAC提供温度补偿。参考电压VREFCAP=1.3V。主串行接口(BSPORT)和辅助串行接口(ASPORT)都是DSP(数字信号处理器)兼容的串行端口。用户可自由选择寄存器与端口的连接方式,还可通过调整SCLK的频率来减小功耗。

  c. 读/写操作

  经串行口对寄存器进行的读和写操作就是对16位字长的数据即10个数据位和6个地址位(Rx例外)进行转换。必须对只读寄存器给出一定的地址才能从中读出对应的的内容,写入和读出的时间间隔大约为4个主时钟周期。

  2. 引脚

  AD7729采用28引脚TSSOP和28脚SOIC两种封装形式。其引脚说明见表1所列。

引脚说明

  3. 电路的调整

  3.1 校准

  数字滤波器本身就是一种校准方式。一般来说,数字低通滤波器的每个通道上都有一个偏置寄存器。模拟电路中直流偏置的值便存在里面。一般情况下,在数据进入串行输出引脚之前,滤波器就已将寄存器的偏置信息清除。因此可选用自校准或用户校准来除去I和Q通道中的偏差。所不同的是自校准只能消除内部偏差,而用户校准则可以通过写入偏置寄存器的信息来对外部偏差进行校准。偏置寄存器最多能容纳162.5mV的直流偏置,超范围的输入将会导致错误的输出。然而,当带有超过100mV偏置的信号进入时,Σ-Δ调置器会自动换档。偏置寄存器中补码的值与Rx的对应关系如图3所示。

偏置寄存器中补码的值与Rx的对应关系

  AD7729有一个完整的自校准程序:当Rx被置位时,模拟电路和数字电路的稳定需要时间TSETTLE。只有当主控制寄存器A(BCRA)的RxAUTOCAL位处于高电平时,才开始进行校准。在内部自校准模式下,AD7729用短路差动输入来测量ADC中的偏移值;在外部自校准模式下,AD7729维持输入的正常连接允许系统偏置的存在。RxDELAY1和RxDDELAY2分别为两个定时器的定时时间,当RxDELAY2到时后,将会输出15位的无效数据。

  3.2 Rx的接收过程

  当Rx置位时,串行端口的SDO脚将以270k字的速率输出Rx的数据。AD7729的输出结果为16位,即以二进制补码形式存在的数据位和一个志位(LSB),LSB用以区别I和Q。当LSB=0时,输出为I,否则为Q。只要RxON处于高电平,串行时钟的频率就保持为13MHz,而与时钟速率寄存器中的值无关。在SDO引脚自动输出Rx数据时,会同时产生帧同步信号,间隔为48个主时钟周期。辅助串行端口ASPORT和主串行端口BSPORT均能输出数据,但用户只能根据需要选择其一,并且不能同时在两个端口间进行数据交换。

  3.3 断电

  AD7729的每个部分都能被断电。Rx模数转换器和辅助数模转换器可分别通过设定控制寄存器上的适当位来断电。当AD7729的每个部分都上电时,模拟电路和数字电路需要一个建立时间,同时参考电压VREFCAP也需要一个上电时间。为减少上电所需时间,可将LP置1而使ADC和DAC处于断电模式,而REFCAP引脚将保持上电模式,不需要上电和建立时间,从而使上电稳定工作所需的时间减小。ADC和DAC可通过适当的控制寄存器分别断电,当包括参考基准在内的所有元件都处于断电状态时,延迟64个时钟周期后,主时钟也停止工作。

  3.4 复位

  引脚RESETB能复位所有的控制寄存器, ASCLKRATE和BSCLKRATE的复位值为4,以保证ASCLK和BSCLK信号的频率为MCLK的八分之一,其余控制寄存器则被复位为0。同时这些寄存器也能用主寄存器和辅助寄存器上的RESET位复位。所有的辅助寄存器通过给控制寄存器ACRB上的ARETSET位置高电平复位,而主寄存器则通给控制寄存器BCRB上的BRETSET位置高电平来复位,所需时间为4个主时钟周期。复位后,ARESET和BRESET的复位值为0。寄存器 ARDADDR,BRDADDR,ASCLKRATE,BSCLKRATE只能用复位引脚RESETB复位,所需时间为8个主时钟周期。控制寄存器的功能见表2所列。

控制寄存器的功能

  4.接口举例

  AD7729还为用户提供了与DSP兼容的标准串行端口,由ADC的串行时钟控制串行数据和I/O DSP信息。

  图4为AD7729与ADI公司的ADSP-21xx的接口原理图。对于ADSP-21xx,串行端口的控制寄存器必须设置为TFSR=RFSR=1 (保证每个转换器的帧同步),SLEN=15(16位字长),TFSW=RFSW=0(正常帧同步),INVIFS=INVRFS=0(高有效的帧同步信号),IRFS=0(外部RFS),ITFS=1(内部TFS)和ISCLK=0(外部串行时钟)。

AD7729与ADI公司的ADSP

  AD7729是一种带辅助DAC的双路Σ-Δ模数转换器,它不仅具有噪音低,精度高,工作速度快等优点,并且可与多种DSP接口,通用性很强。所以该器件是新一代理想的数据采集和模数转换器件,可广泛应用于通讯、多媒体和高性能仪器中。

关键字:DAC  Σ-Δ模数转换器  AD7729

编辑:金海 引用地址:http://www.eeworld.com.cn/mndz/2009/0915/article_1743.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
DAC
Σ-Δ模数转换器
AD7729

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved