未来CPU发展何去何从?SoC还是SiP?

2009-02-16 17:54:23来源: 电子工程专辑

      Intel在2月9日召开的国际固态电路会议(International Solid State Circuits Conference ,ISSCC)上公布了有关其集成度最高的CPU的详情,而NEC则独立发表了一篇论文,提出了搭建处理器的非常有发展潜力的新方案。

      这两篇论文引发了这样的争论:未来微处理器将会沿着系统级芯片(system-on-chip)的方向发展还是沿着系统封装(system-in-package)的方向发展?尽管对此存在争议,但Intel在微处理器领域中所占的统治地位日趋明显。

      此次研讨会所收录的8篇论文中有4篇论文来自Intel,唯有NEC的这篇论文提出了不同呼声。计算机科学协会教授Krste Asanovi表示,‘今年(论文)收成不好’。

      Intel将近一步拉大和其竞争对手AMD、IBM和Sun Microsystems之间的差距。尽管受金融海海啸影响,Intel仍然计划在2009年推出其采用32nm制造工艺的CPU,某位Intel竞争对手对Intel此举表示‘非常震撼’。

      有一位不愿透露姓名的工程师表示,“我们可能要到2011年才会这么做(推出32nm CPU)。”

      Intel在其中的一篇论文中介绍了Nehalem-EX,这款服务器用CPU采用了23亿个晶体管,是Intel计划于今年第三季发售45nm Nehalem系列CPU成员之一。Nehalem-EX内含8个支持双线程的内核、2个存储控制器和4个6.4 GT(gigatransfer) /秒的点-点互连,以实现高端服务器中多个CPU之间的直接数据传送。

      Nehalem-EX所用架构参考了其竞争对手AMD的做法---AMD在其CPU集成了存储控制器和HyperTransport互连。Intel架构设计师Rajesh Kumar就Nehalem系列CPU单独发表了一篇论文,他在文中表示,Intel所采用的快速通道互联(QuickPath Interconnect,QPI)技术是‘Intel十年来所做出的最大平台改变’。

      Intel投入了很多时间来研究如何降低Nehalem-EX这一类功耗高达130W的处理器的功耗。该处理器采用三个彼此独立的电压和时钟域来优化对其内核、I/O和非内核区域控制,并且还可以关闭闲置QPI端口,每关闭一个QPI端口平均可以节省2W的功耗。

      Nehalem与之前采用快速domino电路的CPU有很大区别,Nehalem采用的是功率更有效的静态电路。

      “在1990年代,我们主要关注的是CPU的性能,并且不惜一切代价来实现”,Kumar表示,“我们搭建了速度更快的电路,但同时这些电路的功耗也非常大。若Nehalem仍采用以往的做法,则其功耗将无法让人接受。

[1] [2]

关键字:CPU  SoC  SiP  ISSCC

编辑:王程光 引用地址:http://www.eeworld.com.cn/mndz/2009/0216/article_1375.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
CPU
SoC
SiP
ISSCC

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved