4 PLL指标的测量
4.1相噪的测量
利用仪表的相噪模板可对ADF4193的输出相噪进行测量。其测量结果如图4所示。
从图4可以看到,Freq Offset在:100 Hz、1kHz、10 kHz、100 kHz和1 MHz处都可以达到很好的指标。

4.2锁定时间的测量
为了节约成本,可以采用ADI公司提供的AD8302并结合示波器对锁定时间进行测量,基于AD8302的测量原理结构如图5所示。
实际使用证明,ADF4193的锁定时间可以达到所需要的指标。此外,采用FPGA来实现对ADF4193的配置,其过程相对比较简单且易实现,而同时性能也能得到保证。
5结束语
由ADF4193的配置时序可以看出,ADF4193是一款易配置和使用的芯片,使用它可以简化设计复杂度,缩短项目调试周期。从测量的相位噪声和锁定时间的结果可以看出:ADF4193具有很好的性能指标,而且稳定性比较好。ADF4193的最主要的优点是可以简单的实现跳频,它不再需要使用"乒乓切换"电路,因而可缩短系统的切换时间,以在时隙的保护时间内实现频率切换。事实证明,ADF4193比"乒乓切换"电路更能简化电路,减少成本,同时可节省PCB的布板面积。很适合在通信系统中使用。