周详而细致地准备 步步迈进

2008-09-01 18:42:56来源: 北京大学 吉利久

 

  1948 年,J.Bardeen 和W.Brattain 在Phys. Rev.上发表“The Transistor, A Semiconductor Triode”,宣告晶体管问世;1949 年,W.Shockley 在 Bell Syst. Tech 杂志上发表“The Theory of p-n Junction in Semiconductor and p-n Junction Transistor”,宣告比点接触型更加实用的结型晶体管问世;其后便踏上批量生产和扩大应用的路程。虽然晶体管具有电子管不可比拟的优点,但是竞争之路也并不平坦。当时电子管已十分成熟,又经过小型化,体积缩小之后,功耗降低,掉在地上也不易摔破,因此,晶体管的体积小、功耗低、耐冲击的优点并不绝对占优。相反,电子管的低噪声,耐高压的性质却远优于晶体管。再加上当时晶体管制作的工艺水平不高,不要说点接触型,即使是结型晶体管也还是合金结,只能“单件”制作,效率低下,售价比电子管还高。因此要在与电子管的竞争中取胜,晶体管还需另辟蹊径。

  晶体管果然选择了一个正确的发展方向,即充分发挥自己具有的、而电子管不可能具有的优点,那就是:不用灯丝,无需“容器”,因此,可以成批制作。晶体管选定的这个发展方向奠定了在竞争中的胜局。

  尽管当时电子管生产线的机械化水平已经很高,玻壳、灯丝、电极都是机械制作,甚至组装和抽真空等也都是机械操作,但它改变不了的就是只能“单件”生产。有一个说法有些道理,“再复杂的套色标签都可以整版印刷,而再简单的标签也只能‘单张’粘贴”。电子管的制程就是只能“单件”制作。晶体管的发展走的是“整版印刷”之路。

  在晶体管的发展过程中,硅材料的选择当属最重要的一步。其实,在晶体管发明之前,科学家就知道硅比锗更适于作为晶体管的材料,只是因为硅的提纯困难,当时硅材料的纯度还不够高,因此先在锗材料上完成了晶体管的发明。不过当时各公司、实验室都有硅的研究计划。第一个硅晶体管是B.E.Deal 在TI 制成的。在1954 年的一次会议上,比较权威的看法是制作硅晶体管还需要几年的时间。可是就在这个会上,Deal 不仅宣布了硅晶体管的诞生,而且还装成收音机,与锗管机一起浸入热水中。因为硅有更大的带隙,所以高温下硅管机仍能收音,锗管则难耐高温而停止工作。

  1950 年,R.N.Hall 和W.C.Dunlap 在Phys.Rev.上发表了“ p-n Junction Prepared by Impurity Diffusion”,为晶体管的制作提出了重要的方法——扩散掺杂。很可惜,这篇文章说的只是在合金之后的杂质扩散,仍然是“单件”操作,不能解决“整版印刷”的问题。

  从1956 年M.Tanenbaum 和D.E.Thomas 在Bell Syst. Tech 杂志上发表“Diffused Emitter and Base Silicon Transistor”,到 1960 年J.A.Hoerni 在 IRE Electron Devices Meet.上发表“Planar Silicon Transistor and Diodes”,宣告完成硅平面工艺的发明。至此,制作晶体管的管芯已经可以用“整版印刷”的方式,所有工序都是在整个wafer(晶圆)上进行。

  这样的制程不仅生产效率高,而且管芯的一致性好,为晶体管赢得了市场,同时也为IC 发明准备了条件。

  在硅平面工艺中,应该说二氧化硅(SiO2)帮了硅(Si)的大忙,确立了硅在IC 材料中的绝对优势地位。

  Si 上易于生长SiO2 薄膜。这层SiO2 薄膜很重要,不仅可以用作器件的电学绝缘、表面保护,还可以在晶体管的制作过程中,用来阻挡杂质向Si 内扩散。再加上SiO2 薄膜易于刻蚀图形,这样就可以在Si 上实现选择区域的扩散掺杂:先在n 型Si 的一些区域做p 型扩散,形成基区(Base),再在这些基区中做n 型扩散,形成发射区(Emitter),于是同时完成了多个n-p-n 晶体管的制作,如同是“整版印刷”一样,以SiO2 作为“套色掩膜”。

  在晶体管的平面工艺制程中,一定要有一道工序把Si 上的SiO2 薄膜刻出所需要的图案,这就是从套色印刷技术中学来的光刻技术(Lithography & Etching)。光刻工艺包括“光”和“刻”两步工序。“光”,完成图形转移:把对晶体管收集区、基区、发射区等区域设计的一套图形,依次转移到Si 片上;“刻”,完成刻蚀:在SiO2 等薄膜上刻蚀成图案。当然,半导体光刻工艺的精度,已经远远高于套色印刷,从初期的微米级10μm、5μm、3μm、2μm、1.5μm、1.0μm,到后来的亚微米0.8μm、0.5μm,深亚微米0.35μm、0.25μm、0.18μm、0.15μm、0.13μm,再到最近的超深亚微米,也称纳米级,90nm、65nm、45nm,和即将的32nm、22nm,光刻工艺的精度已经成为晶体管、IC 制作精度的标志。

  硅平面工艺中外延(epitaxical)技术的发明很有创意,它解决了在重掺杂Si 片上形成轻掺杂层的难题。

  一般认为,之所以称为半导体,是因为它的电导率低于导体,高于绝缘体,恰逢其半。

  这只是对于高纯度的材料而言,实际上掺入杂质的半导体才有更意义。半导体的导电类型和导电能力完全由掺入的杂质决定,以Si 为例:掺入Ⅲ族元素(例如硼)成为p 型硅,掺入Ⅴ族元素(例如磷、砷)成为n 型硅;重掺杂(n+、p+)硅比轻掺杂(n-、p-)硅有更好的导电性能。晶体管的制作正是通过不同的掺杂改变Si 的导电类型而形成p-n 结的。但是这个过程一定是用更重的掺杂改变较轻掺杂的导电类型,不可逆反,也就是只能把n-变成p,再把p 变成n+。因此,晶体管的集电区(C 区)就只能是n-。

  但是n-的电阻率要比n+高1000 倍,而晶体管的大部分电流又都要由C 极通过,因此势必造成很大的电压降和热功耗,降低了晶体管的品质。如果能有一个n+层与n-的C 区并联,将是再好不过了,很可惜,通过掺杂的方法是不能把n+变成n-的。

  外延工艺是沿着n+Si 的晶格再长出一层Si,其中少做掺杂,成为n+Si 上的n-外延层,既为制作晶体管提供了n-的C 区,又有低阻的n+衬底作为并联,两全其美。外延技术不仅是平面工艺的重要工序,还是化合物半导体材料制备的重要方法,这是题外的话。

  硅还有一个很好的性质,就是重掺杂硅,无论是n+还是p+,都能与铝形成欧姆接触。这个性质太重要了,欧姆接触相当于“焊锡”,是晶体管与外界电学连接、IC 内部电学互连的必由之路。这么容易便可实现欧姆接触,又为硅成为制作IC 的材料增加一大优点,真好像“硅有天助”。

  平面工艺是氧化、光刻、扩散掺杂,外延等一套硅基工艺的组合,它的一个最重要的性质是可以把BJT(双极结型晶体管——Bipolar Junction Transistor)的E、B、C 三个电极(以及后来MOSFET 的D、G、S、B 四个电极)都在同一平面上引出。这个性质是实现IC的根本保证,其中欧姆接触起了重要作用。如果不是这样,BJT 的C 极只能从硅片的背面引出,那么无论如何也不可能在同一硅片上实现晶体管之间的电学连接,IC 也就无从谈起。

  因此,为晶体管实现批量制作而发明的平面工艺,也是为IC 发明做的最好的前期准备。

关键字:细致  准备  步步

编辑:汤宏琳 引用地址:http://www.eeworld.com.cn/mndz/2008/0901/article_1034.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
细致
准备
步步

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved