在手机和M
除独立的输出使能控制和快速的启动时间外,STCD1040还兼有2.6mA的典型静态电流和1µA的待机电流,能够大幅度降低电池供电设备和嵌入式系统的耗电量。在接到一个使能信号后,所选通道的输出从待机起在50μs内保持稳定。降低功耗有助于延长电池使用寿命,简化热能管理,缩小外观尺寸。STCD1040的电流消耗比分立的四路时钟方案要低 30%,而且分立四路时钟方案需要五个独立的发射极跟随电路,印刷电路板占位更高出60%。高通道隔离度还确保通道之间的串扰降低,这是分立器件难以实现的。此外,低相噪还能直接提高信号质量。
这几款时钟分配芯片在设计上能够在10MHz到52MHz范围内传输一个单端正弦波或方波。为了进一步减少外部元器件的数量,芯片还集成交流耦合电容器,能够驱动高达20pF的负载,从而简化输出电路。标准电源电压范围为2.5V到3.6V,同时1.65V-2.75V电压选项还可以使用低压外设。
新产品采取TDFN小型封装节省更多的空间。STCD1020采用2 x
附录资料:STCD1040.PDF