datasheet

STM32F10xxx支持三种复位

2019-06-14来源: eefocus关键字:STM32F10xxx  三种复位  复位形式

STM32F10xxx支持三种复位形式,分别为系统复位、上电复位和备份区域复位。


一、系统复位


除了时钟控制器的RCC_CSR寄存器中的复位标志位和备份区域中的寄存器(见图4)以外,系统

复位将复位所有寄存器至它们的复位状态。

当发生以下任一事件时,产生一个系统复位:

1. NRST引脚上的低电平(外部复位) 

2.  窗口看门狗计数终止(WWDG复位) 

3.  独立看门狗计数终止(IWDG复位) 

4.  软件复位(SW复位) 

5.  低功耗管理复位

可通过查看RCC_CSR控制状态寄存器中的复位状态标志位识别复位事件来源。


软件复位

通过将Cortex™-M3中断应用和复位控制寄存器中的SYSRESETREQ位置’1’,可实现软件复位。请参考Cortex™-M3技术参考手册获得进一步信息。

低功耗管理复位

在以下两种情况下可产生低功耗管理复位:

1.  在进入待机模式时产生低功耗管理复位:

通过将用户选择字节中的nRST_STDBY位置’1’将使能该复位。这时,即使执行了进入待机模式的过程,系统将被复位而不是进入待机模式。

2.  在进入停止模式时产生低功耗管理复位:

通过将用户选择字节中的nRST_STOP位置’1’将使能该复位。这时,即使执行了进入停机模式的过程,系统将被复位而不是进入停机模式。


关于用户选择字节的进一步信息,请参考STM32F10xxx闪存编程手册。


二、电源复位


当以下事件中之一发生时,产生电源复位:

1.  上电/掉电复位(POR/PDR复位) 

2.  从待机模式中返回


 电源复位将复位除了备份区域外的所有寄存器。(见图1)


图中复位源将最终作用于RESET引脚,并在复位过程中保持低电平。复位入口矢量被固定在地址0x0000_0004。更多细节,参阅图2:其它STM32F10xxx产品(小容量、中容量和大容量)的向量表。


芯片内部的复位信号会在NRST引脚上输出,脉冲发生器保证每一个(外部或内部)复位源都能有至少20μs的脉冲延时;当NRST引脚被拉低产生外部复位时,它将产生复位脉冲。


复位电路

备份域复位


备份区域拥有两个专门的复位,它们只影响备份区域(见图1)。

当以下事件中之一发生时,产生备份区域复位。

1.  软件复位,备份区域复位可由设置备份域控制寄存器(RCC_BDCR)中的BDRST位产生。


备份域控制寄存器(RCC_BDCR) 

偏移地址:0x20 

复位值:0x0000 0000,只能由备份域复位有效复位

访问:0到3等待周期,字、半字和字节访问

当连续对该寄存器进行访问时,将插入等待状态。

注意:  备份域控制寄存器中(RCC_BDCR)的LSEON、LSEBYP、RTCSEL和RTCEN位处于备份域。因此,这些位在复位后处于写保护状态,只有在电源控制寄存(PWR_CR)中的DBP位置’1’后才能对这些位进行改动。进一步信息请参考5.1节。这些位只能由备份域复位清除(见6.1.3节)。任何内部或外部复位都不会影响这些位。


2.  在VDD和VBAT两者掉电的前提下,VDD或VBAT上电将引发备份区域复位。


图1



图2



关键字:STM32F10xxx  三种复位  复位形式

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/mcu/ic464659.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:STM32软件复位的实现方法
下一篇:STM32开发笔记57: 复位电路设计

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

对STM32F10xxx中UART通信的一些理解

可以通过编程USART_CR1寄存器中的M位,选择成8或9位。在起始位期间, TX脚处于低电平,在停止位期间处于高电平。 每个字符(每帧信息)由4部分组成: (1)1位起始位,规定为低电平0; (2)8~9位数据位,即要发送的有效信息; (3)1位奇偶校验位(可选); (4)0.5,1.5,2个停止位,规定为高电平1. 10.USART中的寄存器 一个状态寄存器(USART_SR) 数据寄存器(USART_DR) 一个波特率寄存器(USART_BBR),12位整数和4位小数 控制寄存器1(USART_CR1) 控制寄存器
发表于 2019-05-23
对STM32F10xxx中UART通信的一些理解

STM32F10xxx_Keil中添加的预定义宏

;assert_param(IS_GPIO_ALL_PERIPH(GPIOx));  这时候我们需要在设置面板的“TargetOptions”中“C/C++”选项卡添加USE_STDPERIPH_DRIVER. STM32F10X_HD。这样才能使编顺利通过。  知其然了,我们还得知其所以然。下面就一一道来。我们知道,程序的执行是从main.c文件开始的,其中必须包含有头文件stm32f10x.h。打开stm32f10x.h,查找USE_STDPERIPH_DRIVER,在第8296-8298行找到#ifdef USE_STDPERIPH_DRIVER#include "stm32f10x_conf.h"#endif  这段
发表于 2019-01-17

STM32F1xxx存储器和总线架构

一.小容量,中容量,大容量的产品和互联型的产品内部结构是不同的。1.F101,F102,F103的产品系统结构2.互联型产品中的系统架构注:1.2.  当对APB寄存器进行8位或16位访问时,该访问被自动转换成32位的访问。
发表于 2018-06-05

STM32F10XXX总线架构和存储器组织

或者System总线访问这些资料。为了不让两者冲突,需要总线矩阵逻辑进行仲裁决断。AHB,通过总线矩阵和系统总线相连。再加上AHB/APB桥,构成了到外设的通道。从上图可以看出,APB分为两种:APB1和APB2。这样是为了适应不同速率的外设,同时兼顾性能功耗的考虑。APB1的操作频率限于36MHz,APB2操作于全速(最高72MHz)。 2. 存储器组织STM32F10XXX中flash,内置SRAM,片上寄存器等一起构成一个4GB的线性地址空间。数据采用小端格式存储,即低字节位于低地址(两低为小端)。下图是片上外设寄存器的映射地址,这便是C程序中以下类型定义的来源。<span style="
发表于 2018-06-05

STM32F10xxx启动模式分析

于调试。HOW?如何将程序download到SRAM?仿真器能做到这一点? 下面看一下STM32F10xxx Reference Manual中关于启动配置的描述。1.  CPU从地址0x0000 0000 获取堆栈顶的地址,并从启动存储器的0x0000 0004 指示的地址开始执行代码。——这句话暂时不理解,待学习。2. STM32F10xxx微控制器实现了一个特殊的机制,系统可以不仅仅从Flash存储器或系统存储器启动,还可以从内置SRAM 启动。——这个机制具体是怎么实现的不去深入追究,结合STM32F10xxx的的Memory Map可以更直观的理解一下。3. 注意:当从内置SRAM
发表于 2017-11-08
STM32F10xxx启动模式分析

STM32F10xxx支持三种复位

STM32F10xxx支持三种复位形式,分别为系统复位、上电复位和备份区域复位。一、系统复位除了时钟控制器的RCC_CSR寄存器中的复位标志位和备份区域中的寄存器(见图4)以外,系统复位将复位所有寄存器至它们的复位状态。当发生以下任一事件时,产生一个系统复位:1. NRST引脚上的低电平(外部复位) 2.  窗口看门狗计数终止(WWDG复位) 3.  独立看门狗计数终止(IWDG复位) 4.  软件复位(SW复位) 5.  低功耗管理复位可通过查看RCC_CSR控制状态寄存器中的复位状态标志位识别复位事件来源。软件复位通过将Cortex™-M3中断应用
发表于 2017-10-01
STM32F10xxx支持三种复位

小广播

何立民专栏

单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved