基于单片机的嵌入式网络接入设计方案

2018-02-12 20:07:01编辑:什么鱼 关键字:基于单片机的嵌入式网络接入设计方案

    随着物联网概念的兴起,嵌入式系统在社会各个领域的应用越来越广泛。由于产品应用的场合越来越复杂,对于嵌入式产品开发就提出了新的要求,其中最明显的表现就是嵌入式系统软件的维护变得日益重要。嵌入式系统投入实际环境中运行后,一部分在软件开发过程中无法充分测试的错误便会暴露出来;在嵌入式系统的运行期内,用户也往往会对嵌入式软件提出新的功能要求和性能要求。因此,嵌入式软件的更新逐渐成为嵌入式系统实际应用的一个重要问题。在嵌入式系统安装数量较多,或安装位置不方便的情况下,采用人工更新方式会花费较大的人力和物力。这时候就需要实现软件的远程自动更新,通过在系统中设计一个有线或无线的通信接口,在异地采用远程通信的方式实现嵌入式软件的自动更新。

 






    实现自动更新能有效地降低嵌入式软件的更新和维护成本,因此得到了广泛的应用。但是,在实际的应用过程中也发现了一些问题。由于更新过程中发生的一些异常操作(比如突然断电、更新数据传输错误等),会导致产品软件损坏,用户无法维修,必须发回产品生产厂家进行维修,这给产品使用造成了很大的不便。

    分析这种问题发生的原因,当采用嵌入式Linux、Windows CE等较为复杂的操作系统时,一般设计一个独立的bootrom程序,对系统进行初始化并引导嵌入式操作系统。而系统的更新仅仅考虑备份了应用层程序或是嵌入式操作系统,没有对bootrom进行备份,所以当升级boot rom出现异常后,系统将无法再次启动。同时,由于bootrom的加载必须通过烧片机或专用JTAG仿真器进行,而这些工具一般无法在现场使用,用户也不具备这种条件,因此必须返回厂家进行维修。本文针对这种问题,提出一种bootrom自动备份及切换技术,当系统更新出错后,产品能自动切换从备份bootrom启动,启动后再恢复已写坏的主bootrom。

    1 系统设计

    1.1 设计思想

    对于嵌入式系统,基于ARM、Power PC或MIPS架构,以及基于Linux、VxWorks等操作系统,其启动原理都是一样的。首先,系统上电后复位电路复位整个系统;在复位过程中,CPU读取外部配置(这个配置一般由CPU引脚通过上下拉电阻确定);复位结束后,CPU根据配置从相应的外部程序存储器的特定地址读取bootrom代码,大多数嵌入式系统一般采用的是NOR Flash,也有部分采用NAND Flash或CF卡等存储器;然后执行bootrom代码,初始化CPU各个部分,最后引导操作系统及应用软件启动。

    对于一个确定的嵌入式系统,其CPU读取第一条指令的地址和片选是一定的。下面就以MPC5200B系统为例,说明实现bootrom自备份及自切换系统的实现方法。

    MPC5200B支持的bootrom地址为0x00000000或是0xfff00000,由复位配置确定从哪一个地址读取,支持的bootrom空间为512 KB。要实现bootrom自动备份及自动切换有两种方案:

    ①采用2片NOR Flash,同时挂在MPC5200B的本地总线上,通过一个CPLD提供2个Flash的片选信号,由软件和CPLD根据boot启动状态确定把boot_cs输出给哪一片Flash。

    ②采用1片NOR Flash,划分两个区域,每个区域为512 KB,通过CPLD去切换地址实现。

    本文采用方案一实现bootrom切换功能。

    1.2 总体设计

    如图1所示,CPU输出两个片选信号(boot_cs和CSD给CPLD,同时CPU LOCal bus的其他信号分别连接到FlashA、FlashB以及CPLD上,CPLD输出一个复位信号给CPU,复位电路和时钟电路给CPLD和CPU提供复位和时钟信号。

a.jpg


    要实现bootrom自动切换及备份,需要CPLD和软件共同进行处理。默认主Flash为FlashA,备份Flash为FlashB。具体步骤如下:
    ①启动时,CPU发出boot_cs信号,从Local bus的0x00000000地址开始读取软件,CPLD默认把boot_cs信号送给FlashA。如果CPU正常启动,等CPU启动完成后,软件向CPLD的bootrom启动寄存器中写入值A。
    ②CPLD延时5 s后读取bootrom启动寄存器,当发现这个寄存器值为A时,代表bootrom已经成功启动,CPLD锁定输出boot_cs给第一片Flash。同时,输出CS1给FlashB,软件检测FlashB中代码的完整性。如果完整,则不处理;如果发现FlashB中代码不完整,重新往FlashB中写入代码。


    ③如果FlashA中的代码已经损坏,CPU将无法启动。此时,CPLD等待5 s后检测到的bootrom启动寄存器值仍为初始值,CPLD认为FlashA已损坏,切换boot_cs信号输出到FlashB,然后发送一个复位信号给CPU,CPU重新开始启动过程。CPU从FlashB中启动代码,启动完成后,软件向CPLD的bootrom启动寄存器中写入值B。此时输出CS1给FlashA,软件检测FlashA中代码的完整性。如果完整,则不处理。如果发现FlashA中代码不完整,则更新FlashA中的代码,更新完毕后通知CPLD复位CPU,并输出boot_cs给FlashA,从FlashA重新启动。
    ④系统更新bootrom时,首先改写FlashA中的代码,并重新启动;然后验证FlashA中代码的完整性,如果FlashA中代码完整,则更新到FlashB中。

2 系统实现
    本系统由软件和CPLD配合实现,其中CPLD根据软件反馈的状态来确定片选的分配以及系统的复位。软件则在启动后对cpld Bootrom_run寄存器进行置位,并对两片Flash的代码进行CRC校验。如果有错误,则修复相应的Flash代码,并记录相关错误信息。
    CPLD工作流程如图2所示。


b.jpg


    本系统采用了ALTEra公司的MAXII CPLD实现,编译通过后仅占用124个逻辑单元,很方便就可以把相关的代码添加到产品现有的CPLD中,实现bootrom自动备份和切换功能。

结语
    本文提出了一种基于CPLD实现嵌入式软件bootrom自动备份及切换功能的方法。该方法在PowerPC处理器MPC5200、MIPS处理器RM7000A和ARM处理器ATM9200的平台上都得到了验证,均能保证系统的正常启动,并能完成bootrom的自动恢复,为产品软件更新升级提供了强有力的保证。本设计由于采用了两片Flash,因此增加了一定的设计难度和成本。但相对于可靠的bootrom更新机制、自动化和可靠性所带来的维护成本的降低,这个代价是值得的。


关键字:基于单片机的嵌入式网络接入设计方案

来源: 互联网 引用地址:http://www.eeworld.com.cn/mcu/article_2018021237745.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于ARM的嵌入式系统开发的方案
下一篇:双ARM7 SoC参考设计及多电压AVS实现

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

基于单片机的嵌入式网络接入设计方案

;   本文设计的嵌入式网络接入方案,采用廉价的8位51单片机实现了简化TCP协议和UDP协议,并支持主动和被动连接、跨越网关,实现互联网接入,在被控设备与上位控制机之间提供了一条透明的传输通道,用户不需对原有串口设备或其他数字设备做任何修改,就可享受到网络的好处。目前,本文的系统已被成功使用在网络化的数据采集器中。
发表于 2018-02-12 20:07:27
基于单片机的嵌入式网络接入设计方案

小广播

何立民专栏

单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved