Cadence徐昀:芯片行业发生了哪些改变?EDA公司该怎么办

2017-11-23 15:32:33编辑:冀凯 关键字:Cadence

“以前,大家关注的更多是系统本身性能,现在更多则是追求应用体验,这就需要各个环节一起做配合和全局优化。比如针对王者荣耀这款游戏,大家都做了很多的优化,包括计算,CPU和GPU的融合,服务器优化等等。”Cadence中国区总经理徐昀表示。



        Cadence中国区总经理徐昀


芯片设计行业发生了哪些改变?

如徐昀所述,目前这种多层次从终端到移动端的全局优化才能实现系统的差异,这种改变也驱动了整个体系的开发模式的变化,“传统模式是软硬件分别开发,与此同时在通用硬件的基础上执行设计虚拟化,而全新模式是软硬件共同开发,以应用为导向进行开发。”徐昀指出。

徐昀观察到,在这种全新的设计方法学下,很多发展趋势是由系统或应用供应商来进行驱动。“我们看到国内很多互联网公司,现在也希望通过硬件来实现差异化,比如说BAT等公司都是我们的合作伙伴。”

全新的发展趋势会带来全新的需求,诸如在硬件优化下,越来越多通过增加DSP等方式减轻CPU的负担,或者针对算法和应用设计最合适的硬件。而对于集成方面来说,越来越多的IP集成,软硬件集成等都对设计造成了不小挑战,而且发热量和功耗也成了需要更多考虑的因素。

“正因为越来越多的定制化,需要更高的设计效率和协同合作。为此,Cadence提出了SDE(系统设计实现)策略,分为四个层级,包括系统集成,还有系统互联,IP集成和IC设计。”徐昀解释道,SDE中包括验证方法学,设计和分析工具,高速PCB和仿真,验证,芯片实现工具等等。“SDE能够成功最重要的因素是我们可以服务各个行业领先的企业,为我们客户和合作伙伴提供系统设计各个层次的帮助。我们针对不同的客户类型,可以配置不同的资源,包括系统公司、全流程公司、芯片公司等,都可以实现系统设计。比如汽车电子领域,我们全流程工具和相应的IP都通过了ISO26262认证。我们目前正在支持和服务国内第一个综合汽车电子芯片设计,此外包括人工智能,高性能计算,工业物联网等领域,我们也有相应的SDE解决方案。”

徐昀表示,现阶段的设计业态影响了公司将来的发展思维,公司也据此做了相应的调整和改变,除了不断推出创新新品,增加更多服务之外,也有目的性地收购了不少技术公司,以巩固相关产业的知识储备。

构建生态系统是成功的关键

徐昀特别强调了构建整个生态系统是成功的关键,包括IP供应商、软件商、标准制定商等等,都有相应的合作。

在谈到国内合作伙伴时,徐昀表示,今年国内半导体公司在海外并购方面速度放缓,遇到了很多变化和阻力,但这正是修炼内力的好时机。

“整体来看我还是非常看好国内的IC行业,具有天时地利人和的多重优势,天时是国家的投资,地利是基础产业链,人和是行业的热情以及人才的培养和积累。”徐昀说道。

谈到服务,徐昀表示,目前几大主流EDA公司都在扩展服务领域,这是顺应整个行业,顺应客户的需求和变化。很多国内设计公司此前的积累很少,随着芯片的复杂度提高,如何追赶摩尔定律的发展需要我们来与之配合,尤其是在IP和验证方向。因为系统越来越复杂,对验证的要求也越来越高,单引擎的验证已不能确保准确性,所以有越来越多多引擎并行的验证需求,这也是Cadence在技术上比较领先的部分。此外,其他各方面的门槛也都随之提高,包括封装、散热等等。第二是需要服务客户在系统层级驱动芯片设计发展,我们要考虑全系统全局的优化软硬件,对应用的经验的积累和对应用的设计服务是将来我们整个cadence往下走的大的方向。

如何助力中国AI芯片事业发展

“我很看好国内在AI领域的发展,中国是全球第二大AI经济体,包括投资、公司数目、专利数目等,Cadence也会加强在这一领域与国内企业的合作。比如海思麒麟970处理器芯片里面就有Cadence的DSP。同时,我们还看好国内的自主可控方向,包括人工智能、图像识别、安防方等方面,这些应用都是通过在系统上的优势来发展芯片领域,这些领域不光有系统厂商,还有更多的初创公司积极参与。”

徐昀表示,AI芯片首要解决的是预测能力,Cadence在CPU、DSP的IP方面都有比较完整的解决方案,包括针对AI专用神经网络的DSP,也有针对视觉的IP。除了IP之外,人工智能芯片规模非常大,对验证的要求也会相应提高,因此需要多引擎相互补充来保证最后验证的完整性,这也是Cadence比较擅长的。“我们的硬件加速仿真器Z1是全球最领先的技术,还有传统的比如IES,Xcellium多核并行仿真验证产品,而在实现方面,Cadence的实现产品也是全球市占率最高的。
“EDA在AI年代应该怎样发展,最重要的是需要整个行业配合的,我们现在自己的工具,不管是设计实现还是验证,或者传统模拟和混合信号电路上,都运用了深度学习、机器学习方法优化本身软件的算法。此外,我们可以看到如果大家的设计数据能够建立公有的大数据基础,我们是很有机会在EDA上有一个新的突破,把它变成一种可以学习的模式,让新的公司或者新的设计项目可以借鉴以往的设计项目的经验,也可以借鉴其它的友商的,其它以往的成功经验。不过目前来讲,问题在于怎么样来分享数据,因为这数据对每家设计公司都是自己的知识产权,自己的先进专利,这点上我们Cadence也想尽可能发挥自己的能力,在客户配合和允许的前提下能够提供帮助。”徐昀说道。

徐昀表示:“对于新兴业务公司来说,Cadence的策略是向SDE方向配合,比如刚刚在南京成立的Cadence(中国)半导体产业基地,这就是针对新兴业务的投入。”

“现在系统设计变成了一个全新的方向,系统公司、软件公司、芯片公司必须相互理解和合作,才能真正地实现好的系统设计。Cadence有工具、IP和对应用的经验积累,可以为整个生态系统提供帮助和支持,确保尽快地安全地实现系统设计。”徐昀再一次强调。

关键字:Cadence

来源: EEWORLD 引用地址:http://www.eeworld.com.cn/manufacture/article_2017112319981.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Synopsys宣布在中国设立战略投资基金
下一篇:AI促成话语权转移 芯片设计新秀窜起

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

Cadence Innovus助力Realtek成功开发DTV SoC解决方案

较前代解决方案,Innovus 可为28nm SoC实现更大规模设计和更高质量的结果  中国上海,2018年5月7日 – 楷登电子(美国Cadence公司,NASDAQ: CDNS)今日宣布,瑞昱半导体股份有限公司(Realtek Semiconductor Corp.)将 Cadence® Innovus™ 设计实现系统用于其最新 28nm 数字电视(DTV)系统级芯片的研发并成功流片,同时成功缩小了芯片面积并降低了功耗。除了改善结果质量(QoR)之外,Innovus 设计实现系统容量更高,可支持实现更大的顶层模块,降低 SoC 顶层设计的分割区块和复杂度。    
发表于 2018-05-23 14:43:03

Cadence Innovus助力Realtek成功开发DTV SoC解决方案

较前代解决方案,Innovus 可为28nm SoC实现更大规模设计和更高质量的结果。中国上海,2018年5月7日 – 楷登电子(美国Cadence公司,NASDAQ: CDNS)今日宣布,瑞昱半导体股份有限公司(Realtek Semiconductor Corp.)将 Cadence® Innovus™ 设计实现系统用于其最新 28nm 数字电视(DTV)系统级芯片的研发并成功流片,同时成功缩小了芯片面积并降低了功耗。除了改善结果质量(QoR)之外,Innovus 设计实现系统容量更高,可支持实现更大的顶层模块,降低 SoC 顶层设计的分割区块和复杂度。Realtek 亟需在紧迫的时间节点内交付更大规模、更复杂的 DTV
发表于 2018-05-08 17:51:24
Cadence Innovus助力Realtek成功开发DTV SoC解决方案

Cadence Innovus助力Realtek成功开发DTV SoC解决方案

中国上海,2018年5月7日 – 楷登电子(美国Cadence公司,NASDAQ: CDNS)今日宣布,瑞昱半导体股份有限公司(Realtek Semiconductor Corp.)将 Cadence® Innovus™ 设计实现系统用于其最新 28nm 数字电视(DTV)系统级芯片的研发并成功流片,同时成功缩小了芯片面积并降低了功耗。除了改善结果质量(QoR)之外,Innovus 设计实现系统容量更高,可支持实现更大的顶层模块,降低 SoC 顶层设计的分割区块和复杂度。    Realtek 亟需在紧迫的时间节点内交付更大规模、更复杂的 DTV SoC,同时满足严格的功耗和面积目标,Innovus
发表于 2018-05-07 15:32:25

Cadence DDR5内存来了:7nm工艺、4400MHz频率!

DDR4内存目前还是绝对主流,不断被深入挖潜,频率已经突破5GHz,不过下一代DDR5也已经蠢蠢欲动了。Cadence公司今天就宣布了DDR5的全新进展,无论工艺还是频率都相当领先。目前,JEDEC标准组织正在研究下一代DDR5内存规范,已经有了初步版本,Cadence此番拿出的就是面向新规范的第一个DDR5 IP物理层接口芯片。该测试芯片采用台积电7nm工艺制造,数据率可达4400MT/s,也就是频率高达4400MHz,相比目前商用最快的DDR4-3200快了多达37.5%。为了支持Cadence DDR5 PHY物理层的验证和协作,美光也向其提供了DDR5内存初步版本的工程原型。在此之前,Rambus也曾经提到过7nm工艺下
发表于 2018-05-05 20:07:09
Cadence DDR5内存来了:7nm工艺、4400MHz频率!

Cadence PowerSI中新的曲线计算选项及应用

PowerSI本节介绍Cadence® Sigrity™ 2017 PowerSI® QIR2 版本中的新增功能。S2RLGC的改进增添了新的S2RLGC功能,通用RLGC,可用于常规S参数的处理。新功能可以作用于多端口数据(例如,从单一源到多个负载)。新的GUI允许您指定哪些端口是source,哪些是sink。每类至少需要有一个。注意:先前的S2RLGC曲线查看器功能基于耦合传输线理论,仅限于2N端口S参数(例如,单源,单负载)。这个2端口S2RLGC功能在此新版本中被重新命名为传输线RLGC,并且仍然只作用于端口对。新的曲线计算PowerSI中包含以下新的曲线计算选项:max - 以两条或更多
发表于 2018-04-25 16:20:15
Cadence PowerSI中新的曲线计算选项及应用

Cadence全新Tensilica Vision Q6 DSP IP助力提升视觉与AI性能

基于全新、更快的处理器架构,第五代Vision Q6 DSP将在智能手机、监控摄像头、汽车、AR/VR、无人机和机器人领域大展身手 中国上海,2018年4月12日 – 楷登电子(美国Cadence公司,NASDAQ: CDNS)今日正式推出Cadence® Tensilica® Vision Q6 DSP。该DSP基于速度更快的新处理器架构,面向嵌入式视觉和AI技术量身打造。第五代Vision Q6 DSP的视觉和AI性能较上一代Vision P6 DSP提高达1.5倍,峰值性能下的功耗效率提高1.25倍。Vision Q6 DSP为智能手机、监控摄像头、汽车、增强现实(AR)/虚拟现实(VR)、无人机和机器人
发表于 2018-04-13 20:20:26

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved