datasheet

新思科技数字与定制设计平台通过TSMC 5nm EUV工艺技术认证

2018-10-24来源: EEWORLD 关键字:新思科技

此项认证为先进客户设计提供了经过验证的、可随时投产的流程

 

重点:

 

        IC Compiler II和Design Compiler Graphical提供了统一流程,实现最低功耗、最佳性能和最优面积。

   

        StarRC、PrimeTime和PrimeTime PX支持全流程设计实现并提供时序和功耗分析的signoff支持。

      

        具有先进仿真解决方案的新思科技定制设计平台支持最新5nm设计规则和FinFET器件模型。

 

新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,新思科技数字和定制设计平台通过了TSMC最先进的5nm EUV工艺技术认证。该认证是多年广泛合作的结果,旨在提供更优化的设计解决方案,加快下一代设计的发展进程。

 

Design Compiler® Graphical综合工具经过了严格的5nm启用验证,并证明了与IC Compiler II布局布线工具在时序、面积、功耗和布线拥塞方面的相关一致性。Design Compiler Graphical 5nm创新技术可以实现最佳性能、最低功耗和最优面积,这些新技术包括过孔支柱优化、多位库和引脚接入优化。

 

IC Compiler II的增强功能是满足设计密度要求的关键。在优化过程中可内在地处理复杂的、多变量以及二维的单元布局,同时最大限度提高下游可布线性以及整体的设计收敛。

 

新思科技PrimeTime®时序分析和signoff解决方案中的POCV分析已得到增强,能够准确地捕获由于工艺缩放和通常用于实现能源效率而采用的低电压操作导致的非线性变化。此外,PrimeTime物理感知ECO已扩展到能够支持更复杂的版图规则,以改善拥塞、布局和引脚接入感知。

 

TSMC设计基础设施市场部资深总监Suk Lee表示,“5nm EUV技术是TSMC的核心里程碑,在提供业界最佳的工艺技术方面继续扩大了我们在更广泛行业中的领先地位。我们一直保持与新思科技的密切合作,简化设计流程并缩短上市时间,以帮助我们的共同用户在这一新的工艺节点上使用新思科技设计平台。此次合作最大程度地使该工艺在高性能计算和超低功耗移动应用上得以发挥优势。我们期待为下一代工艺节点继续合作。”

 

新思科技芯片设计事业部营销与商务开发副总裁Michael Jackson表示,“我们始终保持与TSMC广泛合作,帮助我们的共同用户在新思科技设计平台上充分利用TSMC 5nm工艺技术的优势,从而加快世界领先的高密度芯片从设计到生产的过程,实现最低功耗、最佳性能和最优面积。”

 

新思科技设计平台相关技术文件、库和寄生参数数据可以从TSMC获得,并用于5nm工艺技术。通过TSMC 5nm FinFET工艺认证的新思科技设计平台的关键工具和功能包括:

 

IC Compiler II布局和布线:全自动、全着色布线和提取支持,新一代布局及布局合法化技术能够进一步减少单元占用空间,以及面向高设计利用率的先进布局合法化技术和引脚接入建模。

 

PrimeTime时序signoff:针对低电压和增强型ECO技术的先进片上变异建模,支持新的物理设计规则。

 

PrimeTime PX功耗分析:先进的功耗建模,可准确分析超高密度标准单元设计的漏电影响。

 

StarRC提取signoff:先进的建模以处理5nm器件的复杂性,以及一套通用技术文件用于保证从逻辑综合到布局布线到signoff的寄生参数提取一致性。

 

IC Validator物理signoff:原生开发的合格DRC、LVS和金属填充运行集,与TSMC设计规则同时发布。

 

HSPICE®、CustomSim和FineSim®仿真解决方案:支持Monte Carlo的FinFET器件建模,以及精确的电路仿真结果,用于模拟、逻辑、高频和SRAM设计。

 

CustomSim可靠性分析:针对5nm EM规则的精确动态晶体管级IR/EM分析。

 

Custom Compiler定制设计:支持全新5nm设计规则、着色流程、多晶硅通道区域以及新的MEOL连接要求。

 

NanoTime定制设计时序分析:针对5nm器件的运行时间和内存优化,FinFET堆的POCV分析,以及面向定制逻辑、宏单元和嵌入式SRAM的增强型信号完整性分析。

 

ESP-CV定制设计功能验证:面向SRAM、宏单元和库单元设计的晶体管级符号等价性检查。

 

 

 

 


关键字:新思科技

编辑:muyan 引用地址:http://www.eeworld.com.cn/manufacture/2018/ic-news102427084.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:比特币矿机将进入7nm时代,5nm技术也不耽误
下一篇:格芯宣布尽快在成都厂投产22FDX

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

林荣坚:新思科技植根中国,视中国为创新来源

日前,在中国集成电路设计业2018年会上,新思科技全球高级副总裁暨亚太总裁林荣坚接受了媒体采访。 林荣坚强调,新思科技23年前落户中国,可以说自第一天起就跟中国半导体在一起,面对如今的挑战,新思科技已经不止把中国看成单纯的市场,而是将中国视为技术创新的来源,以及生态系统合作重点。 新思科技全球高级副总裁暨亚太总裁林荣坚 对中国芯片发展的建议林荣坚在接受采访时表示,半导体行业是解决世界上最困难问题的行业,他有四点感悟:“第一,是要在产品市场定位上定位更为清楚,很多公司都要重新思考,找到市场定位和公司的长远发展目标。” 对于第二点建议,林荣坚说道,任何产业的资源都是有限的,所以当选定一个清楚的市场方向时
发表于 2018-12-06
林荣坚:新思科技植根中国,视中国为创新来源

新思科技的智能模糊测试工具Defensics

新思科技在早前发现D-Link DIR-850存在漏洞。此漏洞允许未经过身份验证的用户加入路由器提供的无线网络。一旦加入该网络,用户就可以访问该网络上任何其他用户可用的所有服务、计算机和设备。未经授权访问网络通常是更广泛攻击的第一步。 作为Defensics SafeGuard开发的一部分,我们发现了D-Link DIR-850L无线AC路由器(硬件修订版本A)中的漏洞。该漏洞使攻击者无需提供凭据即可完全访问无线网络。我们的方法在接入点连接期间跳过关键步骤,完全绕过加密。 在确定此漏洞后,新思科技继续与芬兰国家网络安全中心(NCSC-FI)协调披露事宜,编号为CVE-2018-18907。我们与D-Link合作
发表于 2018-12-03
新思科技的智能模糊测试工具Defensics

新思科技谈未来产业的发展和创新

集微网珠海站消息,中国集成电路设计业 2018 年会暨珠海集成电路产业创新发展高峰论坛今日在珠海举行。新思科技中国区副总经理王礼宾发表主题为“从芯片到软件推动产业链融合与创新”演讲。他表示从通用处理器到AI/ML专用处理器的计算架构演进,强大的性能需求已与摩尔定律的演进放缓形成巨大反差。近期,图灵奖得主David Patterson说,如果等着芯片更快,需要很长的时间。需要做的是探索新的架构,实现新的性能提升。目前,半导体科技浪潮层层叠起,以万物智能为首的半导体应用包括目前热门的人工智能,自动驾驶,AIoT将为半导体行业带来新的生机。在汽车电子方面,王礼宾表示汽车是终极移动设备。他指出到2020年,超过9成的汽车每天将会传输4TB
发表于 2018-11-29
新思科技谈未来产业的发展和创新

新思科技推出下一代Design Compiler

Design Compiler NXT采用创新、高效的优化引擎,可将运行速度提升2倍,并提供基于云计算的分布式综合(synthesis)技术,从而进一步加快运行速度。 支持先进工艺节点,通过平台化的通用库以及与IC Compiler II校准的RC寄生参数提取,实现在5nm以及更先进工艺节点下极为紧密的相关一致性。 全新的时序和功耗优化扩展了Design Compiler的QoR优势,这对于高性能和低功耗设计至关重要。 Design Compiler NXT能够即插即用,与Design Compiler Graphical具有用户界面和脚本的兼容性。 新思科技(Synopsys, Inc.
发表于 2018-11-13

新思科技推出创新性RTL-to-GDSII产品Fusion Compiler™

Fusion Compiler是业界唯一的RTL-to-GDSII产品,采用统一、可扩展的数据模型,搭载同类最佳优化引擎,以及基于业界golden signoff工具的分析能力。 Fusion Compiler是唯一基于RTL-to-GDSII的单座舱(single-cockpit)解决方案,能够为设计工程师提供最高的效率和灵活性。 Fusion Compiler独特的架构能够在逻辑综合和布局布线过程中共享技术,从而实现前所未有的设计融合。 众多领先的半导体公司已经部署了这款产品,并在传统及先进工艺节点下成功流片。 新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS
发表于 2018-11-12

支持最新AI 芯片架构,新思科技推出Platform Architect Ultra

重点:智能映射与优化AI芯片架构的CNN,从而满足高性能和低功耗的平衡。Platform Architect Ultra独特的技术、功能和AI参考系统支持整合、分析和优化AI架构CNN工作负载模型。AI 芯片团队可利用Platform Architect Ultra进行正确有效的架构权衡决策,以消除芯片设计的后期更改。 新思科技宣布,推出适用于下一代架构探索、分析和设计的解决方案Platform Architect™Ultra,以应对人工智能(AI)系统级芯片(SoC)的系统挑战。此解决方案支持神经网络芯片根据数据中心或嵌入式设备可用功耗和性能预算,平衡所需卷积神经网络(CNN)的吞吐量。Platform
发表于 2018-11-01

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
pt type="text/javascript" src="//v3.jiathis.com/code/jia.js?uid=2113614" charset="utf-8">