缩减先进制程IC设计时程 新思原型验证平台登场

2015-09-23 09:48:36来源: 新电子
为节省先进制程IC设计成本,新思科技(Synopsys)宣布推出新一代HAPS-80 FPGA原型建造系统。该系统搭配ProtoCompiler设计自动化和除错软体,并采用赛灵思(Xilinx)最新的现场可编程闸阵列(FPGA)元件,可大幅提升软体开发、硬体/软体整合,以及系统验证的速度。
 
新思科技资深产品行销经理Neil Songcuan表示,新一代软硬体整合的HAPS-80 FPGA原型建造系统,可大幅缩短IC设计验证时程,进而节省开发成本。
新思科技资深产品行销经理Neil Songcuan表示,整合型原型验证解决方案可大幅缩短IC开发时间、缩短除错周期、执行更多测试、支援更大量的设计和更多软体,以及缩短重复设计时间。
 
据悉,物理原型解决方案(Physical Prototyping Solutions),必须着重在IC设计开发的五大面向关键挑战,包括FPGA制图描绘、除错的可视性、平台、容量问题,以及周转时间。
 
而新思科技新推出的HAPS-80 FPGA原型建造系统,搭配ProtoCompiler软体,可创造高达100MHz的多重FPGA效能,及可自动化分割(Partitioning)作业,将最初原型的平均开发时程缩短至两周以内;此外,在赛灵思Virtex UltraScale FPGA作为元件的基础下,该系统配置(Configurations)可支援高达十六亿ASIC逻辑闸的设计,实现远端使用与并行执行的多工设计模式。
 
新产品还内建除错功能,提升除错效率和辨别性,可撷取数千笔暂存器转移层次(RTL)讯号,并透过新思“连续验证平台(Verification Continuum Platform)”中VCS仿真工具之“统一编译”及Verdi除错工具之“统一除错”,简化模拟、仿真和原型建造的反覆流程,大幅缩短数月的设计和验证时程。
 
新思科技资深产品经理韩良栋指出,对IC设计公司而言,原型验证已愈来愈关键。其原因在于,若在原型验证的阶段,能准确除错,对先进制程的企业来说,可省下相当多的光罩支出成本,因此原型验证在未来先进制程的IC设计上,其重要性与必要性将会逐渐增加。
 

关键字:IC设计  Synopsys

编辑:刘燚 引用地址:http://www.eeworld.com.cn/manufacture/2015/0923/article_11372.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
IC设计
Synopsys

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved