英特尔ISSCC 2015详解:继续22nm,巩固14nm,超越10nm,迎接7nm

2015-02-27 14:26:10来源: EEWORLD
    作为ISSCC每年的常客,Intel带来了很多内部研究的内容。2015年ISSCC的主题是“芯片系统-小芯片,大数据”,Intel上周给一些分析师和媒体提前发出了一些资料。热门话题包括14 nm那些能够有潜力带入到真实世界设备中的特点,在使用三CMOS自适应22n m的技术发展,自治和弹性系统以及几个简单的关于10 nm和更先进工艺的词。
 
 
    2015 ISSCC的其中一个圆桌会议,将有来自Intel、高通、一些行业公司和大学研究机构讨论10 nm如何挑战摩尔定律,以及如何扩展至7 nm以下。这个图是2014 IDF的图,Intel再次展示出来,显示了每平方毫米、每个晶体管的成本费用。
    14nm有如此好的成本优势归因于以下几点:一些内部智能改造,确保芯片掩膜的某些面积需要不同的掩膜,并对掩膜过程进行优化,可以降低成本,而不是依靠较少的一般掩膜(但它仍然是一个平衡)。10 nm的光刻掩膜步骤比14 nm多很多,而延缓了14 nm上市进程的因素将不会出现在10 nm上。
 
    英特尔了解到,14 nm开发复杂性的增加使得需要更多的内部测试步骤,而掩膜实施是延迟的一个主要原因,并且需要足够的产量以继续发布产品。因此,英特尔正在每个测试环节提高效率,用他们的测试协议加快晶片转移以避免延误。英特尔透露,他们的10 nm试点生产线比14 nm快50%就是由于这些调整。
 
    因此,虽然10nm额外的光刻掩模步骤最终增加固定成本,英特尔仍然引用他们的方法以降低每个晶体管的成本,而不需要一个全新的图案化过程。EUV光刻技术虽然被讨论,但英特尔似乎希望避免它,除非其是绝对必要的,因为到目前为止EUV的发展一直比预期的缓慢。

 
    10 nm将与创新齐头并进,而到7nm就需要新的材料和工艺,Intel希望促进工艺开发和产品设计团队之间的逐步整合。新的材料和器件结构是关键要素,而III-V族材料在ISSCC预览中被讨论,没有给出更多具体细节。

 
    在迎接7 nm挑战的同时,英特尔的研究小组也在试图解决未来的集成系统,特别是2.5D(每个插件有单独的掩膜)和3D(堆叠掩膜)的挑战。而2.5D和3D并不是小制造节点的直接替换,它们只是让你以较高的成本布置更多的晶体管,正在研究它们在一定的情况下(2.5D)作为控制功耗的解决方案的潜能,或更好的尺寸有限的集成拓扑结构(3D)。具体地说,英特尔正在考虑这些情况:采用不同制造方法的逻辑块放在自己的层堆叠,而不是在只有一个芯片掩膜的单一层(考虑一下存储、数字逻辑和模拟通信模块在一个芯片上)。
 
   这些配置可能出现在智能手机、平板电脑或其他使用了高度集成芯片的装置,它们需要多种类型的制造,而制造商可以收取额外的成本溢价。过去已经讨论过,2.5D和3D架构可以提高性能,特别是当它涉及到存储密度和带宽,但是价格上涨(据英特尔)会导致溢价。
 
从14 nm的优势中获益
 
   英特尔强调了在ISSCC发布的关于14 nm的论文。14 nm可以开发的其中一个成熟领域是数据传输,特别是发射机。在某种程度上,英特尔展示了一个速率高达16~40 Gb/s的14nm三栅CMOS串行/解串器发射机,其在0.03 mm2芯片掩膜面积内采用NRZ(非归零)和PAM4(4级脉冲幅度调制)模式。如下图所示。

 
    同时在数据传输领域有一篇关于基于14 nm三栅CMOS的最低功耗10 Gb/s串行链路和第一个完整的串行链路。英特尔在14 nm已经有所成果:在0.065 mm2芯片掩膜面积内有59 mW功耗,其配置承诺的数据率以提供最完好的数据响应。

 
   也许14nm开发最令人兴奋的是存储形式,英特尔表示其内部84 MB SRAM的设计使用世界上最小的位单元(0.050 um2)。在14 nm它代表密度增加了一倍,14.5 MB/mm2,与以前的22 nm工艺相比,在一个给定的频率其所提供的最小电压也大幅降低。如幻灯片图所示,1.5 GHz时0.6 V即可,但它可以扩展到3 GHz。

 
    另外值得注意的是,相比于22nm制程,14 nm产量梯度更有利于低电压操作。虽然推广84 MB(10.5 MB)设计看起来很奇怪,英特尔认为它可以扩展到100 MB或更多,这使得其成为一个更好的嵌入式设备解决方案,而不是像在桌面上的水晶。

 
仍然在开发22 nm
 
    虽然14 nm在密度、低电压和低功率上有很多优势,其他在芯片掩膜上的特点往往会以宽松的决议产生,以确保兼容性。但是它还提供一个伟大的研究平台,用于测试新芯片掩膜的特点,并在未来进行调整。在这个意义上,英特尔实验室也在几篇论文中呈现了内部测试芯片的新特点。
 
    第一个测试芯片是关于在寄存器文件里的数据保存。取决于外部环境(如温度和使用年限),这种适应性和弹性多米诺寄存器文件的测试芯片被设计用来调整定时的利润率和检测错误以进行补偿。英特尔提出的逻辑同时满足芯片掩膜变化和电压下降,使其成为更通用的解决方案。在一个更高的水平,这就像当NAND Flash老化时,版上的控制器需要补偿电压的情况一样。

  
    第二个测试芯片被用来在英特尔图像处理执行单元中处理快速、自治和独立的动态电压缩放。在低电压时使用一个组合的低压差稳压器(LDO)(如在闲置状态),在高电压时使用一个开关电容电压调节器(SCVR),以允许适当的电流注入来解决电压跌落并节省大量能源。在应用时,这将允许在相同频率时的功率下降,或在相同电压时有更高频率。目前英特尔提供的数字都是在内部硅,并将适时小结检查。

 
    我们几乎每天都会用到的芯片,ISSCC总是会抛出一些关于芯片内部的有趣信息,因为我们倾向于认为芯片是一个每隔一段时间就会变得更好的黑盒子。在现实中,为了被未来的模型采用,新功能被充分地研究和记录,并试图在能量利用和效率之间保持平衡。在CPU架构方面,我们报道了 Broadwell 的特点,其展现了每增加1%的功率,就能实现2%的性能或效率的提升,使推进度大于过去的1:1。这意味着,如果同样的策略应用到10 nm乃至更好的工艺,将会发展非常有趣的事情。这是听到关于英特尔加快10 nm研发以避免发生在14 nm的延误,以及对于未来的技术构想。

关键字:英特尔  14nm  7nm  10nm  ISSCC

编辑:chenyy 引用地址:http://www.eeworld.com.cn/manufacture/2015/0227/article_10829.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
英特尔
14nm
7nm
10nm
ISSCC

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved