专家聚首谈FinFET趋势下3D工艺升级挑战

2013-09-11 09:23:36来源: EEWORLD

日前,SeMind举办了圆桌论坛,邀请半导体设计与制造的专家齐聚一堂,共同探讨未来晶体管、工艺和制造方面的挑战,专家包括GLOBALFOUNDRIES的高级技术架构副总裁Kengeri SUBRAMANI ,Soitec公司首席技术官Carlos Mazure,Intermolecular半导体事业部高级副总裁兼总经理Raj Jammy以及Lam公司副总裁Girish Dixit。

SMD :从你们的角度来看,工艺升级短期内的挑战是什么?

Kengeri :眼下,我们正在谈论的28nm到20nm转移。如果你回去看历史,每一代产品过渡都会有挑战。当我在ASMC上做主题演讲时,我曾问与会者,技术挑战和经济成本的挑战,哪一个是当今最大的威胁?大家纷纷表示每个节点的过渡最大的问题其实还是经济因素。眼下,这种过渡包括四个方面:电气性能缩放、物理尺寸缩放、成本缩放以及可靠性。我们知道目前除了英特尔,其他家的20nm仍采用平面工艺,这就要求我们利用双重光刻技术,因此尽管尺寸缩放了,但成本并不一定缩放,因此所有这一切因素需要权衡与组合。我们可能在20nm只采取单一平台,以实现不同的应用。另外一点就是附属开发的准备,包括EDA、也包括整个生态系统,也许你的技术实现了,但缺乏相对应的设备以及设计软件,同样是会失败的。

Dixit:从设备商的角度来看,越来越多的客户需要定制化,这次是非常具体的集合形状和类型的布局,如果你看10年前,可能有一两个不同标准,但现在,至少有10种以上测试标准,这本身就说明每个客户都在关注不同的性能指标。一个东西可能用在这地合适,但其他应用则不一定合适。

SMD :说到3D ,从平面晶体管到FinFET的挑战是什么?

Jammy:正如刚刚所说,我们绝大部分公司都在16nm或14nm制程上才考虑FinFET,我们目前确实有很多工具都是面向平面世界的,因此Metrology等是不一样的,此外我们需要提供3D架构下的EDA工具。

Kengeri :FinFET是具有挑战性的,但我并不认为这是个不可逾越的鸿沟,比如当时的HKMG问题也得到了解决,而现在双重光刻是个难题,此外还有包括Metrology等其他挑战,另外AC-DC、缺陷密度一及良率等,不过我们早已提前进行研发布局,所以,我认为目前FinFET的量产没有任何无法解决的问题。

SMD :对于起初的FinFET元件,为何GlobalFoundries要结合14nm FinFET与20nm-LPM的技术?

Kengeri :FinFET是一项新的且有风险的技术,但这并不意味着我们就要去冒险,因此我们需要在现有平台上开发,双光刻技术在20nm时的投入是巨大的,因此我们从平面成熟做起,可以将风险降到最低。

SMD : FD-SOI始于28nm,并且还可以扩展三代产品,你们是如何看的?

Mazure:从器件角度来说, FinFET与SOI在未来是可以共存的,并没有取代这么一说,今天随着意法半导体以及GlobalFoundrie在FDSOI上的准备已就绪。

Kengeri :所以我们为客户提供FinFET与FDSOI两种制程,无论客户想继续平面工艺还是进入3D,两者都有自己的独特优势,应该由客户自己选择。

SMD:让我们探讨下7nm和5nm节点,未来被称为高迁移率的FinFET的挑战是什么?

Jammy:工艺永远是变化的,但好在我们知道如何应对变化,其中最主要的是确保我们所走的路线是正确的。现在,我们有将近61种周期表元素进入到芯片设计上,我们未来也许利用锗制作PFET或者三五族化合物制作NFET器件。但潜在的问题是,如何确保低的漏电,如何确保结晶质量,如何获得正确的工具,如何控制污染,控制外延质量等等。所有这些问题基本都是制造问题。另外一点,如果你一旦移动到锗元素上,极堆叠、闸极堆叠以及刻蚀等都会成为问题。我们要像剥洋葱一样将所有问题层层剥离,其中大部分并不是无法解决的问题,更多是工程上的挑战。

Kengeri:我们现在已经进入到3D FinFET中,未来我们可不可以做更大的鳍,可不可以有新的材料做前端,但实际上,只有前端是不够的,我们仍要考虑后端缩放,实际上相对于前端,源漏的缩放进程已经放缓了,但我们还是去寻找更新的材料,或者利用空气间隙。

Mazure:锗或者三五族元素都有可能称为FinFET的重要材料,未来我们一定要实现450mm晶圆,而据我所致,现在没有办法在450mm晶圆上批量生长锗,因此外延技术还需要进一步升级。

SMD :对于未来内存市场,您有何感觉?

Jammy:内存市场上3D已经发生了,我们正在远离电子储存,寻找新的电阻特性材料,但问题是如何去处理新材料,物理特性如何?如何转化为有效的集成电路?

SMD:我认为7nm和5nm的节点将需要更多晶圆厂的工艺步骤,对吗?哪些进程将需要的大部分步骤?

Dixit:清理将是非常大一部分,毕竟把所有不同类型材料结合在一起,有温度和污染的限制。

SMD :从设备的角度来看,你看到什么?

Dixit:必须看到误差,这是一个巨大的因素。比如一个10nm的线,如何获得相同尺寸和相同的高度,以相同的角度构成相同的几何布局将是一个巨大的挑战。

关键字:专家  聚首  finfet  趋势

编辑:冀凯 引用地址:http://www.eeworld.com.cn/manufacture/2013/0911/article_9412.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
专家
聚首
finfet
趋势

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved